未知驱动探索，专注成就专业
1
数电触发器习题
触发器是数字电路中常用的重要元件，用于存储和处理信息。在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。
问题一：D触发器的真值表和特性方程
D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。请完成以下任务：
1. 给出D触发器的真值表。
D Clk Q Q’
0 0 Q(n) Q’(n)
0 1 0 1
1 0 Q(n) Q’(n)
1 1 1 0
2. 根据真值表，写出D触发器的特性方程。 未知驱动探索，专注成就专业
2
Q(n+1) = D + Q(n) * Clk’
Q’(n+1) = D’ + Q’ * Clk’
问题二：JK触发器的真值表和特性方程
JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。请完成以下任务：
1. 给出JK触发器的真值表。
J K Clk Q Q’
0 0 0 Q(n) Q’(n)
0 0 1 Q(n) Q’(n)
0 1 0 0 1
0 1 1 0 1
1 0 0 1 0 未知驱动探索，专注成就专业
3
1 0 1 1 0
1 1 0 \* \*
1 1 1 \* \*
注：*代表不确定状态。
2. 根据真值表，写出JK触发器的特性方程。
Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’
一、判断题
1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路 （ ）
2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件 （ ）
3、与非门的输入端加有低电平时，其输出端恒为高电平。（ ）
4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（ ）
5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。（ ）
6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。（ ）
7、触发器是时序逻辑电路的基本单元。（ ）
8、时序逻辑电路由组合逻辑电路和存储电路构成。（ ）
9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。（ ）
10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。（ ）
11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同
15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.
17、公式化简法有时不容易判断结果是否最简.
18、实现同一逻辑功能的电路是唯一的.
19、加法器可以有并行进位加法器.
20、七段显示译码器有共阳极和共阴极显示器两种接法.
21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求
22、高电平有效的显示译码器可驱动共阴极接法的数码管
23、低电平有效的显示译码器可驱动共阳极接法的数码管
24、高电平有效的显示译码器可驱动共阳极接法的数码管
25、低电平有效的显示译码器可驱动共阴极接法的数码管
26、同一CP控制各触发器的计数器称为异步计数器（ ）
27、各触发器的信号来源不同的计数器称为同步计数器（ ）
1 参考练习题 一、 单项选择题 1、在 情况下，“或非”运算的结果是逻辑“1”。 A.全部输入为1 B.仅一个输入为1 C.仅一个输入为0 D.全部输入为0 2、下列逻辑式中，不正确的是 。 A．BAA⊙B B. A+BC=(A+B)(A+C) C. CAABCB D.CBACBA 3、八选一数据选择器，其中地址输入端有 个。 A. 2 B.3 C.4 D.8 4、在下列逻辑部件中，不属于组合逻辑部件的是 。 A．译码器 B.编码器 C.全加器 D.触发器 5、通常时序电路中一定都包含有 。 A．触发器 B.组合逻辑电路 C.移位寄存器 D.译码器 6、下列触发器中对输入没有约束条件的是 。 A．基本RS触发器 B.主从RS触发器 C. 同步RS触发器 D.边沿JK触发器 7、同步时序电路和异步时序电路比较,其差异在于后者 。 A．没有触发器 B.没有统一的时钟脉冲控制 C. 没有稳定的状态 D.输出只与状态有关而与输入无关 8、PROM可写入信息的次数为 。 A. 0次 B.一次 C. 多次 D.任意次 9、要用可编程逻辑器件PLD设计实现预期的逻辑功能， 。 A. 只需要计算机 B.只需要开发软件 C. 计算机和开发软件都需要 D. 计算机和开发软件都不需要 10、 FPGA器件是指 。 A.随机存取存储器 B. 可编程逻辑阵列器件 C.通用阵列逻辑器件 D. 现场可编程门阵列器件 二、 填空题 1、在负逻辑体制中，逻辑电路的输入、输出高电平赋值为 0 ，低电平赋值为 1 。 2、三态门在其 使能 端的信号无效时，输出呈现高阻状态。 3、能在输入为n个变量的情况下，产生2n个最小项输出的逻辑部件为 二进制译码器 。 4、具有16位地址码（A0～A15）、可同时存取8位数据的RAM集成片，其存储容量为 216 *8 。 5、在数字系统中，要把并行数据转换成串行数据，或把串行数据转换成并行数据，应选用的数字部件为 寄存器 。 2 三 、简单分析题 1、 （1） 试分析下图所示电路，写出输出F和Y的逻辑表达式； （2） 列出真值表； （3） 试画出只用2个芯片实现该电路逻辑功能的逻辑图。 2、试分析如图（a）所示的时序电路， （1） 列出其输出方程、驱动方程和次态方程； （2） 设电路的初始状态为0，画出在图（b）所示波形作用下，Q和Z的波形图。 CPXQZ(b)=1JKQQClCPXZ(a)Q B C =1 =1 ＆ ＆ F Y ＆ & A 3 四、综合分析与设计题 1、试分析如图所示的两相脉冲产生电路。设触发器的初始状态为0，试画出在CP的作用下输出Φ1 、Φ2的波形，并说明Φ1 和Φ2的相位差。 2、试用同步十进制可逆计数器（双时钟，可预置）74LS192设计下列两种计数器： （1） 八进制计数器； （2） 60进制加法和减法计数器（由00到59D递增计数、59D 到00递减计数）。 ( 说明：CPU: 加计数时钟输入 CPD:减计数时钟输入；LD预置控制输入(低电平有效) CR：复位输入（高电平有效），D.C.B.A：预置输入 ，CO：进位输出，加计数到1001后，输出负脉冲。BO：借位输出，减计数到0000后，输出负脉冲。以下是管脚图 ) 3、试用设计一个101序列信号检测器，用来检测串行二进制代码。要求：①每当连续输入1、0、1时，检测器输出Z为“1”，否则，输出为“0”；②试画出其原始状态图并进行状态化简和状态编码。 Φ1 1J 1J 1K 1K +5V +5V +5V +5V CP & & ≥1 Φ2 C1 C1 Q Q Q Q Φ1
1 第一章 数制与码制
一、单项选择题：
1. 十进制数32转换为二进制数为（C） A、1000 B、10000 C、100000 D、1000000
2. 二进制数11111100001转换为十六进制数为（D ） A、FE1H B、FC2H C、7D1H D、7E1H
3. 十进制数36转换为8421BCD码为（ C） A、00100100 B、00110100 C、00110110 D、11110110
4. 一位十六进制数可以用（C ）位二进制数来表示。 A、 １ B、 ２ C、 ４ D、 16
5. 十进制数25用8421BCD码表示为（ B ） 。 A、10 101 B、0010 0101 C、100101 D、10101
6．十进制数35转换为8421BCD码为（ B ） A、 00100100 B、 00110101 C、 00100011 D、
00110110
7．三位二进制数码可以表示的状态是（ D ）。 A、 2 B、 4 C、 6 D、 8
8．十进制数25转换为二进制数为（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001
9．BCD代码为（100011000100）表示的数为(594)10，则该BCD代码为（ ）。
A、 8421BCD码 B、余3 BCD码 C、 5421BCD码 D、 2421BCD码 （C）
10．与二进制数00100011相应的十进制数是( B )。 A、 35 B、 19 C、 23 D、 67
11. 是8421BCD码的是（ B ）。 A、1010 B、0101 C、1100 D、1101
