数字电子技术期末考试题库(经典)

数字电子技术期末考试题库(经典)

《电子技术基础1》题库

出题人：龙立钦；

考试班级：31701~31713班；

层次：高职

审核人：谢忠福

一、填空题〔每题2分，共20分〕

1、〔56〕10=( )2。

2、〔23.125〕10=( )2。

3、〔0.8125〕10=〔〕8。

4、〔0.8125〕10=〔〕16。

5、〔44〕10=〔〕16。

6、(1100.01)2＝( )10 。

7、〔1110111〕2=〔〕10。

8、〔1000010〕2=〔〕8。

9、( 101010 )2=( )16。

10、〔1011010010.1〕2=〔〕16。

11、(52.2)8=( )16。

12、Q n是输入信号之前的状态，叫。

13、Q n+1是输入信号之后的状态，叫。

14、TTL门电路与CMOS门电路相比较, 门电路抗干扰性较强。 15、“异或〞门的逻辑功能是两输入相同出0，两输入相异出。

16、构成寄存器的基本单元是。

17、JK触发器的特征方程是。

18、将JK触发器转换为T’触发器的方法是。

19、同步D触发器当CP= 时，触发器状态坚持不变。

20、如果LED7段显示器的abcdefg为1111110，则显示的是。

21、组合逻辑电路的各输出只与各输入的即时状态有关，即没有功能。

22、要实现翻转功能，必须选用触发器。

23、触发器具有2个稳定的状态，分别代表所存储的二进制信息是。

24、二进制数：1+1= 。

25、逻辑代数：1+1+1= 。

26、逻辑代数：A+1= 。

27、逻辑代数：A+A= 。

28、逻辑代数：A·A= 。

29、逻辑代数：=

A。

+A

30、逻辑代数：=

A。 B

BD

31、是门的逻辑表达式。

32、B A

A+的反函数是。

B

33、汲取定理= 。

34、时序电路的次态输出不仅与即时输入有关，而且还与有关。

S时，触发器输出为状态。

35、由两个与非门构成的基本RS触发器，当输入端1=

R，1=

36、含有触发器的组合逻辑电路称为。

37、在实际的数字电路中，高电平为3.5 V左右，低电平V左右。

38、逻辑代数的基本运算有三种。

39、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和时序电路。

40、同步D触发器只有置两种功能。

41、同步D触发器是CP= 期间有效。

42、计数器属于逻辑电路。

43、数据选择器属于逻辑电路。 44、编码器属于 逻辑电路。 45、寄存器属于 电路。

46、时序逻辑电路一般由组合逻辑电路和 电路两部分组成。 47、触发器属于 逻辑电路。

48、必须要数码管显示0～9，则输入要 位二进制代码。

49、依据逻辑功能的不同特点，通常把数字电路分为组合逻辑电路和 两种。 50、能够实现二进制加法运算的逻辑电路称为 。

二、单项选择题〔每题2分，共20分〕 1、=〔 〕。 A 、 B 、

C 、 D 、 2、=〔 〕。 A 、 B 、 C 、 D 、 3、A A +=〔 〕。

A 、0

B 、1

C 、A

D 、A 4、=?A A 〔 〕。

A 、0

B 、1

C 、A

D 、A 5、=?+?+A A A 10〔 〕。

A 、0

B 、1

C 、A

D 、A 6、 AB+A C ＝AB+A C+〔 〕。

A 、A C B 、B

C C 、AC

D 、BC 7、在以下逻辑电路中，不是组合逻辑电路的是〔 〕。

A 、译码器

B 、数据比较器

C 、计数器

D 、半加器 8、在以下逻辑电路中，不是组合逻辑电路的是〔 〕。

A 、译码器；

B 、编码器；

C 、寄存器；

D 、全加器； 9、以下电路中，属于时序逻辑电路的是〔 〕。

A 、译码器

B 、编码器

C 、寄存器

D 、数据选择器 10、“输入相同，输出为1；输入相异，输出为0〞的逻辑关系是〔 〕。 A 、或非关系 B 、同或关系 C 、与非关系 D 、异或关系 11、三位二进制计数器数能同时储存数据个数〔 〕。

A 、3个

B 、4个

C 、6个 D 、8个 12、八路数据分配器，其地址输入端有〔 〕。

A 、3个

B 、4个

C 、6个

D 、8个 13、制定一个同步10进制计数器，至少必须要触发器的个数为〔 〕。 A 、3个 B 、4个 C 、6个 D 、8个 14、函数F(A,B,C)的最小项个数为〔 〕。

A 、3个

B 、4个

C 、6

D 、8个 15、D 触发器的触发输入端的个数为〔 〕。

A 、 四个

B 、 一个

C 、 二个

D 、 三个

16、把一个三进制计数器和一个四进制计数器串联起来，构成新计数器的进制为〔 〕。 A 、三进制 B 、四进制 C 、七进制 D 、十进制二 17、n 个变量组成的最小项的个数为〔 〕。

A 、n 个

B 、n+1个

C 、2n 个 D 、2n+1个 18、四个逻辑变量A 、B 、C 、D 组成的最小项D C B A 的编号是〔 〕。 A 、m5 B 、m10 C 、m11 D 、m15 19、函数F(A,B,C)中，符合逻辑相邻的是〔 〕。

A 、A

B 和 A B B 、AB

C 和AB C 、ABC 和AB C

D 、ABC 和A C B 20、R-S 型触发器不具有的功能是〔 〕。

A 、坚持

B 、翻转

C 、置1

D 、置0

21、与非门构成的基本RS 触发器，当S=1，R=0时，其输出状态为〔 〕。 A 、0 B 、1 C 、不定 D 、由1变0 22、RS 触发器的约束条件是〔 〕。

A 、RS=1

B 、RS=0

C 、R+S=0

D 、R+S=1 23、与主从RS 触发器相比较，主从JK 触发器的主要特点是〔 〕。

A 、克服了空翻

B 、采纳较窄的脉冲触发 C 、避免状态不稳定

D 、抗干扰能力强 24、主从JK 触发器在CP=1期间触发信号多次发生变化，主触发器输出状态将〔 〕。 A 、随着变化 B 、为1 C 、为0 D 、不会改变

25、要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 〔 〕。 A 、J ＝K ＝0 B 、J ＝K ＝1 C 、J

＝1，K ＝0 D 、J ＝0，K ＝1 26、T 触发器的输出状态的改变是在CP 脉冲的〔 〕。

A 、上升沿

B 、下降沿

C 、高电平

D 、低电平 27、D 触发器转换成的T 触发器其输出状态变化是在CP 脉冲的〔 〕。 A 、下降沿到来 B 、上升沿到来 C 、低电平 D 、 高电平 28、D 触发器的状态方程是〔 〕。

A 、 Q n+1=D

B 、 D Q n =+1

C 、

D Q n = D 、Q n =D 29、七段显示译码器的输出Ya ～Yg 为1101101时可显示数〔 〕。 A 、9 B 、5 C 、2 D 、0 30、集成显示译码器74LS48采纳的数码管的段数为〔 〕。

A 、五段 B 、六段

C 、七段

D 、八段 31、“TTL 电路〞的含义是〔 〕。

A 、PMOS 管与NMOS 管组成的互补电路

B 、二极管-三极管逻辑门电路

C 、三极管-三极管逻辑门电路

D 、二极管-二极管逻辑门电路 32、“CMOS 电路〞的含义是〔 〕。

A 、PMOS 管与NMOS 管组成的互补电路

B 、二极管-三极管逻辑门电路

C 、三极管- 场效应管逻辑门电路

D 、二极管-二极管逻辑门电路 33、COMS 集成门电路多余输入端不应〔 〕。

A 、接高电平

B 、接低电平

C 、悬空

D 、并联使用 34、同步时序逻辑电路是指电路的〔 〕。

A 、所有触发器的状态在同一随时发生变化

B 、各信号必须同步输入

C 、输出与输入同步

D 、各触发器与门电路同步工作 35、二进制编码器的作用是〔 〕。

A 、用二进制数码表示不同的信号 B 、用十进制数码表示二进制数码

C 、用十进制数码表示不同的信号

D 、用十进制数码表示十六进制数码 36、“输入有1，输出为0；输入全0，输出为1〞的逻辑关系是〔 〕。 A 、或非关系 B 、同或关系 C 、与非关系 D 、异或关系 37、“输入相同，输出为0；输入相异，输出为1〞的逻辑关系是〔 〕。 A 、或非关系 B 、同或关系 C 、与非关系 D 、异或关系 38、不能消除竞争冒险的方法是引入〔 〕。

A 、封锁脉冲

B 、选通脉冲

C 、冗余项

D 、滤波电容 39、为消除A 变量引起的竞争冒险，应将AB+A C

增加项〔 〕。 A 、A C B 、B C C 、AC D 、BC 40、十进制数〔36〕10的余3码是〔 〕。

A 、01101001

B 、00110110

C 、11000011

D 、10101011 41、〔24〕10+〔22〕10的8421BCD 码是〔 〕。

A 、01101001

B 、00100001

C 、01000110