时钟电路工作原理

时钟电路工作原理：3.3v电源经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。晶体两脚常生的频率总和是14.318M。

总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间，总频时钟波形幅度一定要大于2V电平。如果开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。

没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明晶体和分频器基本上正常，主要是晶体的振荡电路已经完全正常，反之就不正常。

当总频产生后，分频器开始分频，R2将分频器分过来的频率送到南桥，在南桥处理过后送到PCI槽B8和ISA的B20脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V，这两脚的阻值在450---700欧之间，由南桥提供。

在主板上RESET和CLK者是南桥处理的，在总频正常下，如果RESET和CLK都没有，在南桥电源正常情况下，为南桥坏。主板不开机，RESET不正常，先查总频。在主板上，时钟线比AD线要粗一些，并带有弯曲。

二、主板时钟芯片电路及时序关系讲解

1、概述

主板时钟芯片电路提供给CPU，主板芯片组和各级总线（CPU总线，AGP总线，PCI总线，ISA总线等）和主板各个接口部分基本工作频率，有了它，电脑才能在CPU控制下，按步就班，协调地完成各项功能工作：

2、石英晶体多谐振荡器

数字电路时钟脉冲原理

数字电路时钟脉冲是数字系统中非常重要的组成部分，其原理和设计对于数字电路的正常运行起着至关重要的作用。本文将介绍数字电路时钟脉冲的原理及其相关概念。

一、时钟脉冲的定义及作用

时钟脉冲是一种周期性的信号，被广泛应用于数字系统中，用于同步和控制各种数字逻辑元件的工作。它通过触发器的状态改变来驱动数字电路的运行。时钟信号的稳定性和精确性决定了数字电路的性能。

二、时钟信号的产生

时钟信号的产生通常使用晶振或频率稳定的信号源，在数字电路中通过频率除以2和触发器等逻辑门电路来生成。

1. 晶振

晶振是一种基于压电效应的自激振荡器，由石英晶体构成。它通过施加电场使晶体发生机械振动，并将机械振动转换为电信号输出。晶振具有高精度、稳定性好等特点，被广泛应用于数字电路时钟信号的产生。

2. 频率除以2电路

频率除以2电路是一种简单的逻辑电路，通过将输入信号的频率减半来生成时钟信号。这种电路通常使用特殊的触发器来实现。

3. 触发器 触发器是时钟信号产生的基础元件，它根据输入信号的边沿变化（上升沿或下降沿）来改变输出状态。常见的触发器有D触发器、JK触发器、T触发器等。触发器的状态改变相当于时钟信号的一个脉冲。

三、时钟信号的特性

时钟信号具有以下几个重要的特性：

1. 周期性：时钟信号是周期性的，即以固定的时间间隔重复出现。

2. 频率：时钟信号的频率描述了单位时间内信号重复的次数，用赫兹（Hz）表示。

3. 占空比：时钟信号的占空比是指高电平持续时间与一个周期的比例，常用百分比表示。常见的占空比有50%、10%等。

4. 上升沿和下降沿：时钟信号在从低电平到高电平的变化被称为上升沿，而从高电平到低电平的变化被称为下降沿。

四、时钟信号的应用

时钟信号在数字系统中具有广泛的应用，其中包括但不限于以下几个方面：

1. 同步和控制：时钟信号用于同步各个数字逻辑元件的工作，确保它们按照正确的顺序和时序进行操作。

1 时钟供电组成

时钟电路主要由时钟发生器（时钟芯片）、、、和等组成。

● 时钟芯片时钟芯片主要有S. Winbond、 PhaseLink. C-Media、IC. IMI等几个品牌，主板上见得最多的是ICS和Winbond两种，如图6-1、图6-2所示。

● 晶振

时钟芯片通常使用的晶振，如图6-3所示。

晶振与组成一个谐振回路，从晶振的两脚之问产生的输入到时钟芯片，如图6-4所示。

判断品振是否工作，可以用测量晶振两脚分别对地是否有（以上），这是晶振工作的前提条件，再用示波器测量晶振任意一脚是否有与标称频率相同的振荡正弦波输出（这是最准确的方法）。在没有示波器的情况下，可以直接更换新的晶振和谐振电容，用替换法来排除故障。

2 时钟电路工作原理

时钟电路的1=作原理图，如图6-5所示。

时钟芯片有电压输入后（有的时钟芯片还有一组电压），再有一个好信号，表示主板各部位所有的供电止常，于是时钟芯片开始工作。

晶振两脚产生的基本频率输入到时钟芯片内部的，从振荡器出来的基本频率经过“频率扩展锁相网路”进行频率扩展后输入到各个，最后得到不同频率的时钟输出。

初始默认输出频率由频率选择锁存器输入引脚FS（4:0）设置，之后可以通过IIC总线再进行设置。

多数时钟芯片都支持IIC总线控制，通过一根双向的数据线（SDATA）和一根时钟线（ SCLK）对芯片的时钟输出频率进行设置。

图6-5中：

48MHz USB与48MHz DOT为固定48MHz时钟输出；3V66（3：1）共3组为的66MHz时钟输出：

CPUCLKT （2:0）共3组为CPU时钟输出；CPUCLKC （2:0）共3组为CPU时钟输出，与CPUCLKT互为；CLK （6:0）共7组为 33MHz的PCI时钟输出，输出到PCI插槽，有多少个PCI插槽就使用多少组。

主板的时钟分布如图6-6所示，内存总线时钟由北桥供给，部分主板电路设计有独立的内存时钟发生器，如图中虚线所示。

主板维修之主板时钟电路检修教程

来源: 时间: 2010-01-20 作者: apollo

主板时钟电路是经常出现故障的部分，本文主要讲解时钟电路的构成工作原理及检修步骤。

一、时钟电路的构成及工作原理

图中所示：X为晶振频率为14.318MHZ，测试点指主板各插槽的时钟测试点

时钟电路的构成：大多数时钟电路由一个晶振、一个时钟芯片、电阻、电容等构成，部分主板由一个晶振、多个时钟芯片构成。（无晶振的时钟芯片是专门给内存和北桥提供时钟的）

工作原理：晶振工作之后会输出一个基本频率，由时钟芯片（又叫分频器）分割成不同周期的信号，再对这些信号进行升频或降频处理，最后通过时钟芯片旁边的电阻（外围元件）输出，大多会连接到各个设备去，有的会连接到无晶振的时钟芯片去。

二、时钟电路检修流程

故障现象：测试点的电压正常，频率不正常，可能引起不断重起死机（故障率低）；测试点电压异常，频率异常（故障率高）

测量时钟芯片供电，如果不正常检修相关供电线路；正常测量晶振的两脚压差，如果正常更换晶振或时钟芯片，不正常更换时钟芯片或与晶振相连的谐振电容（晶振周围贴片电容）

注：

1.以上检修流程只适用于整个主板没有时钟信号，如果只是个别测试点不正常，应检查从不正常的测试点到时钟芯片的线路

2.大多数时钟芯片需要3.3V和2.5V两组供电，少数只需要3.3V一组，没有晶振的时钟芯片只需要3.3V或2.5V其中的一组

3.通过时钟芯片旁边的电感、保险或滤波电容来判断时钟芯片所需供电的组数，以及是否正常

4.2.5V供电参照CPU外核供电方式

三、主板3.3V供电方式

注：以上5V一般由电源红线直接提供，主板上所有的供电产生电路都可以参照1.5V、2.5V、3.3V供电方式寻找线路

四、检修方法及注意事项