当前位置：文档之家 › 基于DDS的波形发生器设计

基于DDS的波形发生器设计

  • 格式：pdf
  • 大小：226.42 KB
  • 文档页数：3
具有 广 阔 的应用 发 展 前景 。 目前 设计 波 形 发 生 器 的方
法通 常 有三 种 ：
直接 频率 合 成技 术 实 际 上 是 通 过 将 存储 的 波形 数
据 ， 过 特定 算法 ， 过高 速 Ｄ Ａ 转换 器转 换成 所需 要 通 经 ／
（ ）传 统 的直 接频 率合 成 技 术 （ Ｓ 。该类 方 法 能 １ Ｄ ）
中 图 分 类 号 ： Ｎ９ １ Ｔ １
文献标识码 ： Ｂ
文 章 编 号 ：０ ４—３ ３ ２ ０ ） ９ ０ ０ １０ ７ Ｘ（０ ９０ —１ ３～ ３
Ｄｅ ｉ ｎ ｏ ａ ｅ ｏ ｍ ｎ ｒ ｔ ｒ Ｂａ ｅ ｉ ＤＤＳ Ｔｅ ｈｎ ｌ ｇ ｓｇ ｆＷ ｖ ｆ ｒ Ｇｅ ｅ ａ ｏ ｓ ｄ Ｏ ｌ ｃ ｏｏ ｙ
其 输 出信 号 的频谱结 构是 以 Ｓ （・ 函数 为包 络 的一 组 ａ ）
离 散谱线 ， 图 ２ 所选 ． ＝２ ０ＭＨｚ ｆ 一４ 如 （ 厂 ｃ ０ ， ｏ ０ＭＨｚ 所 ）
示， 只在 ｆ一
谱线。
±ｆ ｏ一 （ ± Ｋ／ ） 。 存 在 离 散 ２ ｆ 处
ＤＡＣ使 输 出信号 的信 噪 比（ ＮＲ） 足要求 。 Ｓ 满
围 （Ｆ Ｓ ＤＲ） 。
频 率分辨 率高 其 仓 新 的高 速 Ｄ Ｓ核提供 了 ４ ０ Ｄ ８位 的频率 分辨 率 （ Ｓ Ｃ Ｋ 为 ３ ０ ＭＨｚ时有 １ Ｈｚ 当 ＹＳ Ｌ ０ 的 调节分 辨率 ） 。 可编 程 的基 准 时钟 倍 增器 Ａ ８ ４的 可 编 程 的 Ｄ９ ５ ４ ×～２ ×的 Ｒ Ｆ Ｌ ０ Ｅ Ｃ Ｋ倍 增器 电路 在 内 部从 一 个低 频 的外部 参考 时钟 产 生 ３ ０ ＭＨｚ的 系统 时钟 ， 省 了用 ０ 节
的 理 想 ＤＤＳ频 谱 结 构
出接 口， 十分有 效地将 数 字信号 处理 系统 的主要 功能块 集成在 一 片芯 片上 。它 的主要 性能 特点有 ：
主频 最高 可达 ６ ６ＭＨｚ 片 内 ０ ５ＭＢＳ ＡＭ ， 以 ； ． Ｒ 可
２ 系 统 设 计
灵活 地设 置 成 １ ／ ２ ４ ／ ８ ｂ格 式 ， 于 数 据／ 序存 ６ ３ ／ ０ ４ 用 程
图 １ ＤＤＳ 原 理 框 图
由图 １可 见 ， 主 要 由标 准 参 考 频 率 源 、 位 累 加 其 相
器 、 形 存储 器 、 模 转换 器 等 部 分 组 成 。其 中 ， 考 波 数／ 参 频率 源 一般 是 一个 高稳 定 的 晶体振 荡 器 ， 输 出信号 用 其 于 ＤＤ 中各 部 件 同 步 工 作 。当 频 率 合 成 器 正 常 工 作 Ｓ 时， 在标 准频 率 参考 源 的控 制下 （ 率 控 制字 Ｋ 决 定 了 频 其 相 位增 量 ） 相 位 累 加器 则不 断地 对 该 相 位 增 量 进 行 ，
期 。 累加 器 的输 出地 址对 波形 ＲＯ 进行 寻址 ， 而把 Ｍ 从 存 储在相 位 累加器 中 的抽 样值 转 化 成 对 应 的 正 弦波 幅 度 序列 。通 过 高速 Ｄ Ａ 变 换 把数 字 量 变成 模 拟 量 ， ／ 经 过 低通滤 波器 进一步 平滑 并滤 掉带外 杂散 ， 到所 需 的 得
波形。 １２ Ｄ ． ＤＳ实现 的正弦信 号分析
工作 频 率高 其 工 作 频 率 高 达 ３ ０ ＭＨｚ 其 电 路 ０ ， 结 构允 许 产 生 频 率 达 到 １ ０ ＭＨｚ的 同时 正 交 输 出 信 ５
号 。相 位截 断到 １ 位 保证 了优 良的无杂散 信号 动态 范 ７
户 的花 费 ， 减小 系统 时钟 源的难度 。 内部 集 成 高 性 能 ＤＡ 两 个 １ ／ ０ Ｃ ２ ｂ ３ ０ ＭＨｚ的
理想 ＤＤ Ｓ的输 出 频 谱 就 是 指 不 存 在 相 位 舍 入 误 差 、 度量化误差 和 Ｄ 幅 ＡＣ 误 差 时 ， 统 输 出 的频 谱 。 系 这 时 ， 个 Ｄ Ｓ系统 就 相 当 于理 想 的采 样 保 持 电路 。 整 Ｄ
于集 成 ， 出 相 位 连 续 ， 率 、 位 和 幅 度 均 可 实 现 程 输 频 相 控 ， 且 理论 上 能够 实现 任 意波形 。 而 １ Ｄ Ｓ基本 原理 和 特点 Ｄ
１１ Ｄ ． ＤＳ基 本 原理
随着信 息技 术 的发 展及 测试 对象 不 断丰 富 ， 现代 电 子 系统 对波 形发 生 器也 提 出 了更 高 的要 求 。传 统 的模 拟 信号 发生 器 已经不 能满 足 客观要 求 ， 急需 能 产生 用户 定 义波 形 的仪器 。伴 随 电子 测 量 技 术 与 计 算 机技 术 的 紧密结 合 ， 种新 的信号 发生 器—— 任意 波形 发生 器应 一 运 而生 ， 可产 生 由用 户定 义 的任 意 复 杂 的波 形 ， 而 它 因
转 换 时间较 长 ， 由模 拟 方 法 合 成 的 正 弦 波 的参 数 （ 且 如 幅度 、 频率 和相 位等 ） 难 以定量 控 制 。 都
收 稿 日期 ： ０ ８—１ —２ ２０ ２ ５ １ Ｏ３
陈
鹏： 基于 Ｄ ＤＳ的波形 发生 器设 计
馨
０ Ｏ
８
董
Ｏ
４
简 单 的高速 串 、 并行 数据 接 口 并行 口的数据 传输
速率达 到 １ ０ＭＨｚ 串行 口也有 １ ０ ， ０ＭＨｚ的速 度 ， 频率
转换 时 间最 低能 达 到 １ ｓ ０ｎ 。 多种 工作模 式 有五 种可 编程 的工作模 式 ： 音调 单 模式 、 非斜 升 Ｆ Ｋ、 升 Ｆ Ｋ、 Ｓ 斜 Ｓ 线性 调 频 和 Ｂ Ｓ 在使 Ｐ Ｋ， 用 中可 以根 据不 同的需要 进行转 换 。
２ ２ 数 字 信 号 处 理 器 — — ＡＤ Ｐ １ ６ ． Ｓ ２ ０５
Ａ Ｐ １６ ＤＳ ２ ０ ５采用 超 级 哈佛 总线 结 构 ， 内部 有 ４条 独立 的总 线 ， 别用 于双数 据存 取 、 分 指令存 取和输 入／ 输
图 ２ ＿ 一 ２ ０ ＭＨｚ ｆ 一 ４ 厂 ｃ ０ ， ｏ ０ ＭＨｚ时
等特 点 ， 到 越 来越 多 的 重视 。介 绍 了一 种 基 于 Ｄ Ｓ技 术 的 波 形 发 生 器 系统 设 计 方 案 ， 得 Ｄ 结合 ＡＤ 公 司 的 Ｄ Ｓ芯 片 ＡＤ ８ ４ Ｄ ９ ５
以及 Ｄ Ｐ芯 片 Ａ Ｐ １ ６ ， 计 了 高精 度 、 Ｓ ＤＳ ２ ０ ５ 设 高分 辨 率 的 波 形 发 生 器 ， 给 出 了硬 件 接 口 电路 设 计 以及 软 件 系统 流 程 设 计 。 并 关键词 ： 形发生器 ； 波 直接 频 率 合 成 ； 字信 号 处 理 ； Ｄ ８ ４ 数 Ａ ９ ５
Ｄ ＤＳ芯 片的选 择 对 于方 案性 能 十 分关 键 ， 了要 除
储 ； 法 器为 ３ ／ ０ｂ浮 点输 入 ，０ ｂ结 果 ， ３ 乘 ２４ ４ 或 ２ｂ定 点输 入 ，Ｏｂ结果 ；ＡＬ 支 持 ３ ／ ０ｂ浮点 加减 ，２ｂ ８ Ｕ ２ ４ ３ 定点 加减 ， 允许 同 时求 ２个操作 数 的和／ ， 差 这对 于蝶 形 运算 十分 有利 ； 算 单 元 具 有 １ ０ＭＦ ＯＰ 运 ２ Ｌ Ｓ的峰 值 运 算 能力 ， 以在 单周 期 内带 条件 判 断 地 执行 一 次乘 、 可 一
实现 快速 频率 变换 ， 有低 相位 噪 声 以及所 有 方法 中最 具 高 的工作 频率 。但 由于 采 用 大 量 的倍 频 、 频 、 频 和 分 混 滤波 环节 ， 致其 结 构 复 杂 、 积 庞 大 、 本 昂贵 ， 且 导 体 成 而 容易 产生 过多 杂 散分量 。 （ ）锁 相 环 式 频 率 合 成 器 （ Ｌ ） ２ Ｐ Ｌ 。该类 技术 具 有
ＣＨ ＥＮ ｎ Ｐｅ ｇ
（ ｎ Ｐ ｌ ｉ ｌＣ ｌ ｇ ， ｎ ７ ０ ６ ， ｉ ａ Ｘｉ ｏｉ ｃ ｏ ｌ ｅ Ｘｉ ， １ ０ ８ Ｃｈｎ ） ａ ｔａ ｅ ａ
Ａｂ ｔ ｃ ： ｉｈ ｔ ｅｄ ｖ ｌ ｐ ｎ ｆｉ ｆ ｒ ｔｏ ｅ ｈ ｏ ｏ ｙ， ｈ ｉ ｈ ｒｒ ｑ ｉｅ ｎ ｓ ｎ ｅ ｅ ｎ ｔ ｅ ｅｅ ｔｏ ｉ ｓ ｓ ｅ Ｔｈ ｓｒ ｔ Ｗ ｔ ｈ ｅ ｅ ｏ ｍｅ ｔｏ ｏ ｍａ ｉ ｎ ｔ ｃ ｎ ｌ ｇ ｔ ｅ ｈ ｇ ｅ ｅ ｕ ｒ ｍｅ ｔ ｉ ｅ ｄ ｄ ｉ ｈ ｌｃ ｒ ｎ ｃ ｙ ｔ ｍ． ｅ ａ ｎ ＤＤＳ ｉ ａ ｄ ｍｏ ｅａ ｔ ｎ ｉ ｎ ｔ ｓ ｉ ｘ ｅｌ ｎ ｅ ｆ ｒ ｎ ｅ Ａ ｔ ｏ ｆ ｈ ｉ ｎ ｌ ｅ ｅ ａ ｏ ｅ ｉ ｎ ｂ ｓ ｄ ｏ ｈ ｐ ｉ ｒ ｔ ｅ ｔｏ ｏ ａ ｔ ｅ ｃ ｌ ｔｐ ｒｏ ｍａ ｃ ． ｍｅ ｈ ｄ ｏ ｅ ｓｇ ａ ｎ ｒ ｔ ｒｄ ｓ ｇ ａ ｅ ｎ ｔ ｅＤＤＳ ｔ ｅ ｎ ｌ — ｓ ｓ ｅ ｔ ｇ ｅ ｈ ｏ ｏ ｇ ｓｐ ｅ ｅ ｔ ｄ ｉ ｈ ｓ ｐ ｐ ｒ ｕ ｉｇ ｔ ｅ ＡＤ９ ５ ｎ Ｙ ｉ ｒ ｓ ｎ ｅ ｎ ｔ ｉ ａ ｅ ， ｓｎ ｈ ８ ４ ａ ｄ ＡＤＳ １ ６ ｓｔ ｅ ｍａ ｎ Ｉ ａ ｄ ｒ ａｉｉ ｇ ａ ｈ ｇ ｅ ｏ ｕ ｉ ｎ， ｉ ｈ ｐ ｅ ｉ ｉｎ Ｐ２ ０ ５ ａ ｈ ｉ Ｃ ｎ ｅ ｌ ｎ ｉ ｈ ｒ ｖ ｌ ｔ ｚ ｏ ｈ ｇ ｒ ｃ ｓｏ ｗａ ｅ ｏ ｍ ｅ ｅ ａ ｏ ． ｅ ｃｒ ｕ ｔａ ｄ ｓ ｆ ｆ ｗ ｆｔ ｅ ｓ ｓ ｅ ａ ｅ ｇ ｖ ｎ ｖ ｆ ｒ ｇ ｎ ｒ ｔ ｒ Ｔｈ ｉｃ ｉ ｎ ｏ ｔ ｌ ｏ ｈ ｙ ｔ ｍ ｒ ｉｅ ． ｏ Ｋ ｙ ｒ ｓ： ｖ ｆ ｒ ｇ ｎ ｒ ｔ ｒ ｄ ｒ ｃ ｉ ｉ ｌｓ ｎ ｈ ｓｚ ｒ ｄｇ ｔ ｌｓ ｎ ｌｐ ｏ ｅ ｓｎ ； ｅ ｗｏ ｄ ｗａ ｅ ｏ ｍ ｅ ｅ ａ ｏ ； ｉｅ ｔｄ ｇ ｔ ｙ ｔ ｅ ｉｅ ； ｉ ｉａ ｉ ａ ｒ ｃ ｓ ｉ ｇ ＡＤ９ ５ ａ ｇ ８４
（ ）直 接 数 字 式 频 率 合 成 器 （ ｒｃ Ｄｉｉ ｌ ｒ— ３ Ｄｉ ｔ ｇｔ ｅ ｅ ａＦ

合集下载

基于DDS技术的任意波形发生器的设计

基于DDS技术的任意波形发生器的设计

基于DDS技术的任意波形发生器的设计1.设计思路信号发生器广泛应用于电子电路、自动控制和科学试验等领域。

是一种为电子测量和计量工作提供符合严格技术要求的电信号设备，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。

本设计研究的信号发生器的基本思路是：基于DDS芯片AD9850基础的任意波形发生器。

系统是基于AD9850芯片产生的波形。

它是由相位累加器、正弦查询表、D/A转换器组成的集成芯片。

其中相位累加器的位数N=32位，寻址RAM用14位，舍去18位，采用高速10位数模转换，DDS的时钟频率为125MHz，输出信号频率分辨率可达0.0291Hz；系统的微处理器采用8051，外围电路主要是接口电路、调幅电路、滤波电路和积分电路的设计。

同时还包括键盘接口。

系统的软件主要是启动和初始化8051，然后处理键盘输入的频率控制字和相位控制字，并将其转换为32位的二进制数的控制字，最后并行递交给AD9850并启动AD9850，让它实现从正弦查询表中取数产生波形再输出。

2.方案设计2.1 DDS的基本原理1971年，美国学者J. Tierncy, C. M. Rader和B. Gold提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。

限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。

近20年间，随着技术和器件水平的提高，一种新的频率合成技术——直接数字合成频率合成（DDS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。

DDS基本原理图如图1所示，DDS由相位累加器，只读存储器，数模转换器DAC及低通滤波器组成。

以合成正弦波为例，幅值表ROM中存有正弦波的幅值码，相位累加器在时钟f c的触发下，对频率控制字K进行累加，相位累加器输出的相位序列（即相码）作为地址去寻址ROM，得到一系列离散的幅度编码（即幅码）。

DDS任意波形发生器的设计与实现

DDS任意波形发生器的设计与实现

DDS任意波形发生器的设计与实现近年来，随着电子技术的飞速进步，任意波形发生器在信号发生、测试、测量等领域扮演着重要的角色。

而Direct Digital Synthesis（DDS）任意波形发生器作为一种数字信号处理技术，由于其高精度、低失真、灵活性强等优点，成为了目前最为常用的任意波形发生器技术之一。

DDS任意波形发生器工作原理基于数字信号处理与相位累加器。

其主要组成部分包括振荡器、相位累加器、数字控制模块和DAC（数模转换器）模块。

其中，相位累加器用于产生一个累加的相位值，该相位值会被数字控制模块处理后再输入DAC模块进行数模转换，并输出到外部电路。

而该外部电路毗连到输出端口，可以控制输出的幅值以及频率，从而生成所需的任意波形。

在过程中，需要思量多个关键因素。

起首，选择合适的振荡器型号以及参考时钟。

振荡器的质量和稳定性直接影响到输出信号的频率稳定性。

而参考时钟的准确性则决定了相位累加器的性能。

其次，在相位累加器的设计中，需要合理选择累加的相位步进值以及相位累加位数。

过大的步进值可能导致相位区分率降低，而过小的步进值会增加累加器的位数，增加系统的复杂度。

另外，数字控制模块的设计需要思量到输入的频率、相位和幅度的变化。

最后，需要合理选择DAC模块以及输出电路，以确保输出信号的质量和稳定性。

在实际实现过程中，可以使用FPGA（Field-Programmable Gate Array）作为主要硬件实现平台，并利用VHDL（VHSIC Hardware Description Language）进行硬件描述，从而构建DDS任意波形发生器。

FPGA的高度灵活性使得其适用于DDS任意波形发生器的实现，并且其可重构的特点使得系统可以依据需要进行扩展和改进。

在软件方面，可以使用C语言编写相应的控制程序，以实现对DDS任意波形发生器的控制和调整。

是一个综合性的工程项目，需要对电路设计、硬件描述语言、数字信号处理等方面有深度的了解和精通。

基于DDS技术的波形发生器设计与仿真

基于DDS技术的波形发生器设计与仿真

基于DDS技术的波形发生器设计与仿真【摘要】本文介绍了基于FPGA技术的DDS波形发生器的原理与设计，并利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波进行仿真验证。

实验结果表明，利用FPGA能在很短时间内快速构建任意波形，提高了设计效率，具有实际应用价值。

【关键词】DDS；FPGA；波形发生器1.引言DDS频率合成器具有频率分辨率高[1]，输出频点多，可达2N个频点（假设DDS相位累加器的字长是N）；频率切换速度快，可达us量级；频率切换时相位连续的优点，可以输出宽带正交信号，其输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻[2]。

本文介绍了DDS的基本原理，同时针对DDS波形发生器的FPGA实现进行了简要介绍，利用SignalTapII嵌入式逻辑分析仪对正弦波、三角波、方波、锯齿波进行仿真验证。

2.DDS波形发生器的FPGA实现FPGA的应用[3]不仅使得数字电路系统的设计非常方便，而且它的时钟频率已可达到几百兆赫兹，加上它的灵活性和高可靠性，非常适合用于实现波形发生器的数字电路部分。

使用FPGA设计DDS电路比采用专用DDS芯片更为灵活，只需改变FPGA中的ROM数据，DDS就可以产生任意波形，具有相当大的灵活性。

2.1 FPGA设计流程FPGA的设计框图如图1所示，FPGA的主要功能是：产生与外围电路的接口电路，使其能够接受外围逻辑控制信号；保存频率字，并构成相位累加器，产生与主时钟相同频率的RAM寻址字；用内部的存储块构成存放多种波形数据的ROM，并通过相应的控制线进行选择；构造出两个多波形选择输出的输出通道，其中的一路通道可具备移相功能；用内部的PLL倍频外部低频晶振，并输出与主时钟同频的时钟，驱动片外高速D/A。

2.2 时钟模块根据耐奎斯特采样定理要得到输出频率为10MHz的信号，其所输入的信号时钟频率必须达20MHz以上。

基于DDS技术的任意波形发生器设计

基于DDS技术的任意波形发生器设计

计算机应用基于DDS 技术的任意波形发生器设计浙江大学(杭州310027)　刘成尧　王小海　祁才君　王文华 摘　要　文章介绍了基于DDS 技术的任意波形发生器的设计。

详细讨论了CPLD 器件在DDS 技术实现中的具体应用。

该任意波形发生器具有输出频率稳定、准确,波形质量好和输出频率范围宽等优点。

关键词　直接数字频率合成　CPLD 任意波形发生器1　概述基于DDS 技术的任意波形发生器(AW G )利用高速存储器作为查找表,通过高速D/A 转换器对存储器的波形进行合成[1]。

它不仅可以产生正弦波、方波、三角波和锯齿波等规则波形,而且还可以通过上位机(或下位机)编辑,产生真正意义上的任意波形。

例如,它能模拟编码雷达信号、潜水艇特征信号、磁盘数据信号、机械振动瞬变过程、电视信号以及神经脉冲之类的波形,也能重演由数字示波器(DSO )捕获的波形。

DDS 技术的实现依赖于高速、高性能的数字器件。

可编程逻辑(CPLD )器件以其速度高、规模大、可编程,以及有强大EDA 软件支持等特性,十分适合实现DDS 技术。

本文中即将讨论的是EPF6016A 器件在DDS 技术实现任意波形发生器中的具体应用。

2　DDS 实现任意波形发生器的原理DDS 技术建立在采样定理的基础上,它首先对需要产生的波形进行采样,将采样值数字化后存入存储器作为查找表,然后再通过查表将数据读出,经过D/A 转换器转换成模拟量,把存入的波形重新合成出来。

DDS 原理如图1所示。

图1　DDS 的原理框图 利用上位机生成所需波形的数据,然后通过单片机将生成的数据写入波形存储器(RAM )中,再由DDS 系统将波形合成出来,这样就可以产生出所需的任意波形。

DDS 系统任意波产生的原理图如图2所示。

图2　DDS 系统任意波形的产生3　CPLD 在DDS 技术实现中的应用FL EX6016芯片的主要结构包括132个逻辑阵列块(logic array block )、快速通道(fast track )和I/O单元[2]。