时钟抖动测试方法

时钟抖动的4大根本原因及3种查看途径时钟接口阈值区间附近的抖动会破坏ADC的时序。

例如，抖动会导致ADC在错误的时间采样，造成对模拟输入的误采样，并且降低器件的信噪比（SNR）。

降低抖动有很多不同的方法，但是，在get降低抖动的方法前我们必须找到抖动的根本原因！时钟抖动，why？时钟抖动的根本原因就是时钟和ADC之间的电路噪声。

随机抖动由随机噪声引起，主要随机噪声源包括· 热噪声(约翰逊或奈奎斯特噪声)，由载流子的布朗运动引起。

· 散粒噪声，与流经势垒的直流电流有关，该势垒不连续平滑，由载流子的单独流动引起的电流脉冲所造成。

· 闪烁噪声，出现在直流电流流动时。

该噪声由携带载流子的半导体中的陷阱引起，这些载流子在释放前通常会形成持续时间较短的直流电流。

· 爆裂噪声，也称爆米花噪声，由硅表面的污染或晶格错位造成，会随机采集或释放载流子。

查看时钟信号噪声，how？确定性抖动由干扰引起，会通过某些方式使阈值发生偏移，通常受器件本身特性限制。

查看时钟信号噪声通常有三种途径：时域、频域、相位域。

咳咳，敲黑板划重点，以上三种途径的具体方法如下↓↓↓时域图图1. 抖动的时域图时钟抖动是编码时钟的样本（不同周期）间的变化，包括外部和内部抖动。

抖动引起的满量程信噪比由以下公式得出举个栗子，频率为1 Ghz，抖动为100 FS均方根值时，信噪比为64 dB。

在时域中查看时，x轴方向的编码边沿变化会导致y轴误差，幅度取决于边沿的上升时间。

孔径抖动会在ADC输出产生误差，如图2所示。

抖动可能产生于内部的ADC、外部的采样时钟或接口电路。

图2. 孔径抖动和采样时钟抖动的影响图3显示抖动对信噪比的影响。

图中显示了5条线，分别代表不同的抖动值。

x轴是满量程模拟输入频率，y轴是由抖动引起的信噪比，有别于ADC总信噪比。

图3. 时钟抖动随模拟信号增大而提升信噪比由抖动引起的信噪比和有效位数(ENOB)的关系由以下公式定义：SNR = 6.02 N + 1.76 dB其中N =有效位数。

抖动的概念及其测量方法摘要：在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。

本文介绍了时间抖动（jitter）的概念及其分析方法。

关键字：时间抖动、jitter、相位噪声、测量一、引言随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。

在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。

不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。

有资料表明在3GHz 以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。

在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。

本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。

二、时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。

但不幸的是，这种信号并不存在。

如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。

这种不确定就是抖动。

抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。

在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖（jitter）。

图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。

确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。

随机抖动是指由较难预测的因素导致的时序变化。

例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。

PAGE 068定位导航与授时Positioning,Navigation and Timing时钟抖动度量指标和测试方法概述■ 龙丹（海军工程大学 430033）数字通信系统中，时钟抖动是影响通信质量的因素之一，在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的。

本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法，并对时钟设备抖动指标测试进行了描述。

最后对抖动测试的发展方向进行了展望。

In digital communication systems, clock jitter is one of the factors that affect communication quality, and jitter indicators must be considered in various links such as system design, equipment development, and engineering acceptance. This article introduces the jitter concepts, classifications, metrics and test methods commonly used in communications, and describes the jitter index test of clock equipment. Finally, the development direction of jitter test is prospected.时钟抖动 高速时钟同步Clock jitter; high-speed clock synchronizationDoi:10.3969/j.issn.1673-5137.2021.02.010摘 要Abstract关键词Key Words１．　背景ITU-T G.810标准中抖动的定义是“数字信号的各个有效瞬时相对其当时的理想位置（相位）的短期性偏离”，相位偏离的频率称为抖动频率，“短期”指变化的频率大于或等于10Hz（这里是通信领域传统的定义，其他领域对抖动可能有不同的定义）[1]。

抖动测量的几种方法测试抖动常用在测试数据通信IC或测试电信网络中。

抖动是应该呈现的数字信号沿与实际存在沿之间的差。

时钟抖动可导致电和光数据流中的偏差位，引起误码。

测量时钟抖动和数据信号就可揭示误码源。

测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。

选用哪种仪器取决于应用，即电或光、数据通信以及位率。

因为抖动是误码的主要原因，所以，首先需要测量的是BER。

若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。

大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。

BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。

当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。

BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。

然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。

因此，BER测试仪可以进行严格的BER 测量，有些是抖动分析仪或示波器不可能做到的。

尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。

为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT sCAN”技术，此技术用统计技术来预测BER。

可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。

“澡盆”曲线表示BER是取样位置的函数。

若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。

若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。

抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。

抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。

译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。

时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。

影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。

2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。

如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。

这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。

许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。

但是真实情况下很难对理想周期进行量化。

如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。

所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。

2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。

时钟抖动的分析与测量编制：审核：批准：文件维护日志目录第一章抖动的分析 (4)1.1抖动的定义 (4)1.2抖动的分类，峰峰值与有效值 (4)1.3时钟抖动的分解 (7)第二章抖动的测量 (8)2.1用TDSJIT3测量抖动 (9)2.1.1 Wizard向导测试 (9)测试步骤： (9)2.1.2 TDSJIT3手动测抖动 (12)测试步骤： (12)2.2用DPOJET测量抖动 (17)2.2.1 One Touch 向导测试 (17)测试步骤： (18)2.2.2 手动测试 (19)测试步骤： (19)第三章参考 (22)前言文章结构：第一章抖动的分析第二章抖动的测量第一章抖动的分析1.1抖动的定义一个信号在跳变时相对其理想时间位置的偏移量1.2抖动的分类，峰峰值与有效值抖动通常分为三类：●时钟抖动：period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter等●并行总线中数据与时钟相关的抖动：setup-hold time jitter等●高速串行数据的抖动测试：TIE(time interval error)等抖动定义分析对比及示例：TIE ：又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。

理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。

如图 2 所示TIE抖动的示意图：I1、I2、I3、In-1、In 是时钟第一个到第n 个上升沿与理想时间位置的偏差，将I1、I2 到In 进行数理统计，在所有样本的找出最大值和最小值，两者相减可以得到TIE 抖动的峰峰值，即：假设N为测量的样本总数，抖动的平均值可表示为：抖动的有效值（即RMS 值）为所有样本的1 个Sigma 值，即：PJ：周期抖动（Period Jitter）是多个周期内对时钟周期的变化进行统计与测量的结果，主要用于时钟等固定周期的信号。

如何进行1ps以下时钟抖动的测量？在上篇“示波器的抖动测量能力”一文中，我们讲到了示波器做抖动测量的极限能力。

有读者留言说用示波器测量100MHz时钟的效果不好。

其实那篇文章正是要讲一下为什么测量效果不好，以及什么时候抖动测量不应该用示波器。

首先回顾一下上篇文章的结论：示波器测量到的抖动结果由3部分构成：示波器自身的采样时钟抖动、示波器底噪声转换成的抖动、被测信号的抖动。

现代高带宽示波器自身的采样时钟抖动已经可以做得非常好，基本都在500fs以下，好些的可以做到100fs以下，因此通常不是造成抖动测量误差的主要因素。

而由示波器底噪声转换成的抖动成分对于低速信号测量通常是不能忽略的。

为了把这个问题说透，数字君不惜血本，找来了一台32GHz带宽的示波器、一台64G波特率的误码仪、一台26.5GHz的频谱仪，来看个真实的实验。

做实验之前，我先把使用的这台示波器在不同带宽和量程下的底噪声指标放在这里，由于后面测试我们都使用的100mV/格的量程，所以重点看这个量程就行了。

在这个实验中，我们准备回答以下3个问题：1、对于100MHz时钟有没有可能测到1ps的抖动2、如何改善测量结果3、终极的方法是什么？本文提到的抖动值都为时钟信号的rms值，后面不再赘述。

首先我们用高速误码仪产生一个100MHz的时钟直接连接到示波器（想想都替误码仪委屈，64G的误码仪让我产生100MHz的时钟，呜呜~~）。

示波器设置为32GHz带宽、80G/s采样率、10M采样深度，然后进行多次采集并统计ClockTIE抖动。

下图是测量结果。

从测量结果看，TIE抖动的方差只有800多fs，是不是非常不错？是不是可以测到1ps以下的抖动？但是且慢，我这里能测到1ps以下的抖动，不代表您一定能测到。

区别在哪里？没错，有人已经想到了：产生100MHz的时钟，为什么要用64GBaud的误码仪？答案是：为了得到陡的边沿。

从上图的测量结果看，信号的上升时间只有14ps！对于我们做抖动计算来说，用的指标是斜率SlewRate，斜率反映的是信号单位时间上升的电压，可以认为上升时间越陡，斜率越大。

时钟的抖动测量与分析和分解时钟的抖动可以分为随机抖动（Random Jitter，简称Rj）和固有抖动（Deterministic jitter），随机抖动的来源为热噪声、Shot Noise 和FlickNoise，与电子器件和半导体器件的电子和空穴特性有关，比如ECL 工艺的PLL 比TTL 和CMOS 工艺的PLL 有更小的随机抖动；固定抖动的来源为：开关电源噪声、串扰、电磁干扰等等，与电路的设计有关，可以通过优化设计来改善，比如选择合适的电源滤波方案、合理的PCB 布局和布线。

和串行数据的抖动分解很相似，时钟的抖动可以分为Dj 和Rj。

但不同的是，时钟的固有抖动中通常只有周期性抖动（Pj），不包括码间干扰（ISI）。

当时钟的上下边沿都用来锁存数据时占空比时钟（DCD）计入固有抖动，否则不算固有抖动。

时钟抖动测量方法在上个世纪90 年代，抖动的测量方法非常简单,示波器触发到时钟的一个上升沿，使用余辉模式，测量下一个上升沿余辉在判定电平上（通常为幅度的50％）的水平宽度。

测量水平宽度有两种方法。

第一种使用游标测量波形边沿余辉的宽度，如下图4 所示。

由于像素偏差或屏幕分辨率(量化误差) 会降低精度，而且引入了触发抖动，所以这种方法误差较大。

第二种使用直方图，对边沿余辉的水平方向进行直方图统计，如下图5 所示。

测量直方图的最左边到最右边的间距即为抖动的峰峰值（168 皮秒）。

这种方法的缺点是：引入了示波器的触发抖动；一次只测量一个周期，测试效率低，某些出现频率低的抖动在短时间内不能测量到。

随着测试仪器技术的发展与进步，目前，示波器的抖动分析软件不再是测量一两个周期波形后分析抖动，而是一次测量多个连续比特位，计算与统计所有比特位的抖动，测量的数据量非常大、效率非常高。

如下图6 所示为某50MHz时钟的Period 抖动测试，示波器的抖动测试软件可以一次测量所有周期的周期值，计算出抖动的峰峰值与有效值。

时钟抖动定义与测量方法引言以5G无线技术、电动汽车和先进移动设备为代表的应用大趋势正影响着全球社会，并将重塑未来的各个产业。

这些大趋势为电子产品，尤其是传感器和MEMS，提供了巨大的商机。

SiTime作为MEMS时钟解决方案的领先供应商，已经出货超过20亿颗MEMS时钟器件，拥有超过90％的MEMS时钟器件市场份额.。

SiTime的使命是为5G通讯、移动物联网、汽车和工业市场的客户解决最具挑战的时钟问题。

1、抖动的定义今天我们就来聊聊时钟抖动的定义与测量方法抖动是时钟信号边沿事件的时间点集合相对于其理想值的离散时序变量。

时钟信号中的抖动通常是由系统中的噪声或其他干扰导致的。

具体因素包括热噪声、电源变化、负载条件、器件噪声以及相邻电路耦合的干扰等。

2、抖动类型时钟信号抖动定义有多种主要如下：周期抖动(Period Jitter）相邻周期抖动(Cycle to Cycle Period Jitter)长期抖动 (Long Term Jitter)相位抖动 (Phase Jitter)时间间隔误差 (Time Interval Error or TIE)2.1 周期抖动周期抖动是时钟信号的周期时间相对于一定数量、随机选定的理想时钟信号周期的偏差。

如果我们能对一定数量的时钟周期进行测量，就可以计算出这一段时间测量窗口内的平均时钟周期以及其标准偏差与峰峰值。

我们通常将标准偏差和峰峰值分别称作RMS 值和Pk-Pk 周期抖动。

许多已发表的文献中往往将周期抖动定义为测得的时钟周期与理想周期之间的差异，但在实际应用中，想要量化理想周期往往有困难。

如果用示波器观察设定频率为 100 MHz 的振荡器的输出，测得的平均周期可能是9.998 ns，而非理想周期的10 ns。

因此，在实际测量中可将测量时间窗口内的平均周期视为理想周期。

2.1.1 周期抖动应用周期抖动在数字系统中的时序冗余度计算方面非常实用。

例如，在一个基于微处理器的系统中，处理器在时钟上升之前需要 1 ns的数据建立时间。

文章编号:100429037(2006)0120099204时钟抖动测量方法吴义华　宋克柱　何正淼(中国科学技术大学近代物理系,合肥,230026)摘要:研究了时钟抖动的测量方法,并根据时钟抖动与ADC 采样信号信噪比之间的关系,提出利用信噪比测量时钟抖动的两种方法:(1)通过信噪比与信号频率之间的关系计算时钟抖动的频率扫描法;(2)通过信噪比与信号幅度之间的关系计算时钟抖动的幅度扫描法。

同时利用M atlab 分别对两种方法进行了仿真和验证。

最后用这两种方法分别测量了锁相环时钟和晶振时钟的抖动。

测量结果表明,频率扫描法、幅度扫描法测量时钟抖动操作简单、测量精确,并且具有很好的一致性。

关键词:时钟抖动;信噪比;频率扫描法;幅度扫描法中图分类号:T P 27412 文献标识码:A　收稿日期:2005205231;修订日期:2005212203Clock J itter M ea surem en t M ethodW u Y ihua ,S ong K ez hu ,H e Z hengm iao(D epartm ent of M odern Physics ,U niversity of Science &T echno logy of Ch ina ,H efei ,230026,Ch ina )Abstract :M easu rem en t m ethods fo r the clock jitter are review ed ,and tw o new m ethods fo r m easu ring the clock jitter are pu t fo r w ard based on the relati on sh i p betw een the inpu t clock jit 2ter and the signal 2to 2no ise rati o (SN R )of the signal sam p led by an ADC :(1)T he frequency 2scann ing m ethod based on the relati on sh i p betw een the SN R and the signal frequency ;(2)T he am p litude 2scann ing m ethod based on the the relati on sh i p betw een the SN R and the signal am 2p litude .Tw o m ethods are si m u lated in M atlab ,and the actual jitters of a PLL clock and a crys 2tal o scillato r clock are m easu red .M easu rem en t resu lts show that the frequency 2scann ing and the am p litude 2scann ing m ethods are easy ,accu rate to m easu re the clock jitter ,and have a good con sistency .Key words :clock jitter ;signal 2to 2no ise rati o ;frequency 2scann ing m ethod ;am p litude 2scann ingm ethod 现代数据采集、串行通信等系统的时钟速度越来越高,时钟抖动对系统性能的影响也越来越大。

时钟的抖动及相噪分析动测量一直被称为示波器测试测量的最高境界。

传统最直观的抖动测量方法是利用余辉来查看波形的变化。

后来演变为高等数学概率统计上的艰深问题，抖动测量结果准还是不准的问题就于是变得更加复杂。

时钟的特性可以用频率计测量频率的稳定度，用频谱仪测量相噪，用示波器测量TIE抖动、周期抖动、cycle-cycle抖动。

但是时域测量方法和频域测量方法的原理分别是什么? TIE抖动和相噪抖动之间的关系到底是怎么推导的呢? ScopeArt先生就常遇到类似的问题，为此，特向本文作者主动邀稿。

作者是高人，但很低调。

他为此文花费了很多时间，最终奉献给大家的这篇文章很干货。

希望对仍然纠结在抖动的迷雾中的朋友们有所启发。

抖动是衡量时钟性能的重要指标，抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。

这个短期偏移在时域的表现形式为抖动(下文的抖动专指时域抖动)，在频域的表现形式为相噪。

本文主要探讨下时钟抖动和相噪以及其测量方法，以及两者之间的关系。

1、抖动介绍抖动是对时域信号的测量结果，反映了信号边沿相对其理想位置偏离了多少。

抖动有两种主要成分：确定性抖动和随机抖动。

确定性抖动是可以重复和预测的，其峰峰值是有界的，通常意义上的DJ是指其pk-pk值;随机抖动是不能预测的定时噪声，分析时一般使用高斯分布来近似表征，理论上可以偏离中间值无限大，所以随机抖动是没有峰到峰边界的，通常意义上的RJ指标是指其RMS值，可以根据其RMS值推算其在一定误码率时的值。

目前最常用的分析方法是使用双狄拉克模型。

该模型假定概率密度函数两侧的尾部是服从高斯分布的，高斯分布很容易模拟，并且可以向下推算出较低的概率分布。

总抖动是RJ和DJ概率密度函数的卷积。

但是，业界对于高斯分布能否精确地描绘随机抖动直方图的尾部还存在争议。

真正的随机抖动是遵守高斯分布的，但实际的测量中多个低幅度的DJ会卷积到一个分布函数，这导致测量出的概率密度分布的中心接近高斯分布，而尾部却夹杂了一些DJ。

时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。

TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。

理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。

Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。

Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。

对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。

如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。

图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。

TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。

对于串行收发器的参考时钟，通常测量其TIE抖动。

如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。

当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。

另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。

在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。

比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。

译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。

时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。

影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。

2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。

如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。

这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。

许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。

但是真实情况下很难对理想周期进行量化。

如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。

所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。

2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。

时钟信号测试方法
时钟信号测试方法是一项非常重要的技术，它可以用于验证时钟信号的质量和准确性。

在本文中，我们将介绍几种常见的时钟信号测试方法，包括：
1. 频率测量法：通过测量时钟信号的频率来判断其准确性和稳定性。

这种方法通常使用频率计或示波器进行测量。

2. 相位测量法：通过测量时钟信号的相位来判断其准确性和稳定性。

这种方法通常使用相位计或频谱分析仪进行测量。

3. 抖动测量法：抖动是指时钟信号在短时间内产生的频率或相位偏移。

抖动测量法可以用于评估时钟信号的稳定性和准确性。

这种方法通常使用抖动仪进行测量。

4. 时钟同步测试法：通过将两个时钟信号进行比较来判断它们的同步性和准确性。

这种方法通常使用同步测试仪进行测量。

总之，时钟信号测试方法是非常重要的，可以帮助我们确保时钟信号的准确性和稳定性，以便在各种应用中使用。

- 1 -。