计算机系统结构 第五章 标量处理机

k-i-1 k-i k k+1
……
k+j k+j+1
…… k+j+n
k+j+n+1 k+j+n+2
…… ……
k+j+n+m k+j+n+m+1 还没有进入处理机的指令
2013-7-27
23
缓冲深度的设计方法
以静态分析为主，通过模拟来确定缓冲深度。 1.先行指令缓冲栈的设计
考虑两种极端情况：假设缓冲深度为DI
2013-7-27
17
指令执行时序
2.采用先行缓冲栈的指令执行过程
先行读数栈,先行操作栈,后行写数栈。
分析 k 执行 k 分析 k+1 执行 k+1 分析 k+2 执行 k+2 分析 k+3 执行 k+3
理想情况下，指令执行部件应该一直忙碌。 连续执行n条指令的时间为：
T先行 t分析1 t执行i
2013-7-27
3
5.1 先行控制技术
先行控制技术的关键是采用缓冲技术和预处理技术，以及两者都采用，
通过对指令流和数据流的预处理和缓冲，能够尽量使指令分析器和指
令执行部件独立工作并始终处于忙碌状态。
5.1.1 指令的重叠执行方式 5.1.2 先行控制方式的原理 5.1.3 处理机结构 5.1.4 指令执行序列 5.1.5 先行缓冲栈
(1)先行指令缓冲栈已经充满
指令流出的速度最快，例如连续分析RR型指令，设这种指令序列的最 大长度为L1，平均分析一条这种指令的时间为t1。
指令流入的速度最慢，设平均取一条指令的时间为t2。从主存储器中取 到先行指令缓冲栈中的指令条数是L1－DI条。 2013-7-27
24
缓冲深度的设计方法（续）
主要缺点：
需要增加一些硬件， 控制过程稍复杂。
2013-7-27
7
指令的重叠执行方式(续)
3.二次重叠执行方式
如果三个过程的时间相等，执行n条指令的时间为：T＝(2＋n）t 在理想情况下，处理机中同时有三条指令在执行。
处理机的结构要作比较大的改变，需要采用先行控制技术。
取指令 k 分析 k 取指令 k+1 执行 k 分析 k+1 取指令 k+2 执行 k+1 分析 k+2 执行 k+2
2013-7-27
21
先行缓冲栈（续）
4.后行写数栈
每个后行缓冲寄存器由地址寄存器、数据寄存器和标志三部分组成。
指令分析器遇到向主存写结果的指令时，把形成的有效地址送入后行 写数栈的地址寄存器中，并用该地址寄存器的编号替换指令的目的地 址部分，形成RR*指令送入先行操作栈。
当运算器执行这条RR*型写数指令时，
在许多高性能处理机中，有独立的指令Cache和数据Cache。这种结构 被称为哈佛结构。 2013-7-27
10
先行控制方式的原理（续）
(3)采用先行控制技术
采用先行控制技术的关键是缓冲技术和预处理技术。
缓冲技术通常用在工作速度不固定的两个功能部件之间。设臵缓冲
栈的目的是用来以平滑功能部件之间的工作速度。
③ 转移或转子程序指令时，程序的执行过程不是顺序的，先行指令 缓冲栈中预取指令和分析的下一条指令都可能要作废。
2013-7-27
16
指令执行时序
设臵了指令缓冲栈，取指令的时间就可以忽略不计。
一条指令的执行可分为2个过程。 1.分析指令和执行指令时间不相等时的情况。
分析 k
执行 k 分析 k+1 执行 k+1 分析 k+2 执行 k+2 分析 k+3 执行 k+3
只要把写到主存的数据送到后行写数栈的数据寄存器中即可。
2013-7-27
22
先行缓冲栈（续）
5.采用先行控制方式时一个程序的执行情况：
指令地址 …… …… k-1 指令执行情况 已经执行完成的指令 在后行写数栈中等待把结果写到主存储器中的指令 正在指令执行部件中执行的指令 已经由指令分析器预处理完成，存放在先行操作栈中的 RR*型指令，指令所需要的操作数已经读到先行读数栈中 已经由指令分析器预处理完成， 存放在先行操作栈中， 指 令所需要的操作数还没有读到先行读数栈中 正在指令分析器中进行分析和预处理的指令 已经从主存储器中预取到先行指令缓冲栈中的指令
25
缓冲深度的设计方法（续）
输出端指令流出的速度最慢，指令分析器连续分析最难分析的指令；设平
均分析一条指令的时间为 t1’。分析的指令条数是L2－DI条。
应该满足如下关系：(L2－DI) t1’＝LI t2’
计算出缓冲深度为：
L2 ( t1' t 2' ) DI t1'
14
处理机结构（续）
先行控制方式中的一次重叠执行
取指令 k
分析 k
执行 k 取指令 k+1 分析 k+1 执行 k+1
取指令 分析 k+2 执行 k+2 k+2 •重叠部分，无论谁先结束，都不能提前执行下一条指令，需要等待。
•无论任何时刻，在指令分析部件和指令执行部件内都只有相邻的两条指令重叠
执行，处理机只需要设臵一套指令分析部件，——指令控制器；一套指令执行部 件，——运算控制器和运算器。控制方式简单。
2013-7-27
6
指令的重叠执行方式(续)
2.一次重叠执行方式
如果两个过程的时间相等，则执行n条指令的时间为：T＝(1+2n)t
取指令 k 分析 k 执行 k 取指令 k+1 分析 k+1 执行 k+1 取指令 k+2 分析 k+2 执行 k+2
主要优点：
指令的执行时间缩短， 功能部件的利用率明显提高。
5.1.6 缓冲深度的设计方法
2013-7-27
4
指令的重叠执行方式
一条指令的执行可以分为多个阶段，具体分法视处理机而定，一般可 以分为三个阶段：
取指令是指按照指令计数器的内容访问主存，取出一条指令送到指令寄 存器。 分析指令是指对指令的操作码进行译码，按照给定的寻址方式和地址字 段内容形成操作数地址，并用这个地址读出操作数，操作数可以在主存 也可以在寄存器。 执行指令是根据操作码的要求，完成指令规定的功能，把结果写到主存 或者寄存器。 指令分析或者指令执行阶段还得修改指令计数器的更新，为下一条指令 作准备。
2013-7-27
5
指令的重叠执行方式
1.顺序执行方式
执行n条指令所用的时间为：
T (t取指令i t分析i t执行i）
i 1
如果每段时间都为t，则执行n条指令所用的时间为：T＝3 n t
n
取指令 k
分析 k
执行 k
取指令 k+1 分析 k+1
执行 k+1
主要优点：控制简单，节省设备。 主要缺点：速度慢，功能部件的利用率低。
在采用了缓冲技术和预处理技术之后，运算器能够专心于数据的运 算，从而大幅度提高程序的执行速度。
2013-7-27
11
处理机结构
1.三个独立的控制器：
存储控制器、指令控制器、运算控制器。
2.四个缓冲栈：
先行指令缓冲栈、先行读数缓冲栈、先行操作栈、后行写数栈。
3.处理机组成
先行指令缓冲栈 主 存 储 器 存 储 控 制 器 后行写数栈 运算器 先行读数栈 运算控制器 先行操作栈 通 用 寄 存 器 指令分析器
应该满足如下关系：L1 t1＝(LI－DI) t2
计算出缓冲深度为：
如果这种指令流的连续长度超过L1，则先行指令缓冲栈被取空，指令分析 器没有指令可分析，被迫处于等待状态。缓冲栈失去作用。
L1 ( t 2 t1) DI t2
(2)先行指令缓冲栈原来为空
输入端指令流入的速度最快，每次取指令的时间最短；设这种指令序列的 最大长度为 L2，平均取一条这种指令的时间为 t2’； 2013-7-27
1. 提高处理机的工作主频。5、60年代主要采用这种技术，每3、 4年处理机的速度要提高一个数量级。
2. 采用更好的算法和设计更好的功能部件，如采用RISC等。
3. 多条指令并行执行。指令级的并行技术。
流水线技术。 处理机中设臵多个独立的功能部件，如浮点运算器，定点运算器， 访存部件等。
超长指令技术。
二次重叠执行方式
2013-7-27
8
先行控制方式的原理
1.采用二次重叠执行方式必须解决两个问题：
(1)有独立的取指令部件、指令分析部件和指令执行部件 把一个集中的指令控制器，分解成三个独立的控制器：
存储控制器、指令控制器、运算控制器。
(2)要解决访问主存储器的冲突问题
取指令、分析指令、执行指令都可能要访问存储器。
i 1
n
t
i 1
n
执行 i
2013-7-27
18
先行缓冲栈
设臵先行缓冲栈的目的：使指令分析器和指令执行部件能 够独立工作。 1.先行指令缓冲栈：
处于主存储器与指令分析器之间。 用它来平滑主存储器取指令和指令分析器使用指令之间的速度差异。
RR型指令，不必处理，直接送先行缓冲栈。
RS型指令，主存有效地址送先行读数栈，用该先行读数栈的寄存器编
•所需要时间为T=（1+n）t
2013-7-27
15
处理机结构（续）
5.存在的主要问题：
① 计算机指令系统复杂，各类指令“分析”和“执行”的时间相差 很大，分析指令和执行指令常常相互等待，造成部件的浪费。