数字电子时钟课程设计报告-1
- 格式:doc
- 大小:549.00 KB
- 文档页数:14
目录
一、概述 (1)
数字钟简介
设计目的
设计要求
二、主要实验器材 (2)
三、设计原理及方框图 (3)
四、各部分的电路及实现 (5)
振荡器电路
计数器的设计
六十进制电路
整点报时电路
校时电路
五、总体电路图设计 (10)
六、安装与调试 (12)
七、收获与体会 (12)
一、概述
1.1数字钟简介
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中:必不可少的必需品,广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点,,因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具,而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用,因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟,使其完成时间及星期的显示功能。
多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中,它以其小巧,价格低廉,走时精度高,使用方便,功能多,便于集成化而受广大消费的喜爱
设计目的
(1).让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;
(2). 进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题
的能力;
(3). 提高电路布局﹑布线及检查和排除故障的能力;
(4).培养书写综合实验报告的能力
设计要求
(1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟。
(2)用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试。
(3)画出框图和逻辑电路图,写出设计、实验总结报告。
(4)整点报时。在59分59秒时输出信号,音频持续1s,在结束时刻为整点。(5)选做:日历系统。
二、主要实验器材
74LS160芯片介绍
74ls160中文资料内容说明:74ls160是十进制同步计数器(异步清除)简要说明:
160 为可预置的十进制同步计数器,共有 54/74160 和 54/74LS160 两种线路结构型
式,其主要电特性的典型值如下:
型号 FMAX PD
CT54160/CT74160 32MHz 305mW
CT54LS160/CT74LS160 32MHz 93mW
160 的清除端是异步的。当清除端/MR 为低电平时,不管时钟端
CP 状态如何,即可完成清除功能。
160 的预置是同步的。当置入控制器/PE 为低电平时,在 CP 上
升沿作用下,输出端 Q0-Q3 与数据输入端 P0-P3 一致。对于
序号器件器件数
54/74160,当 CP 由低至高跳变或跳变前,如果计数控制端 CEP、CET 为高电平,则/PE 应避免由低至高电平的跳变,而 54/74LS160 无此
种限制。
160 的计数是同步的,靠 CP 同时加在四个触发器上而实现的。
当 CEP、CET 均为高电平时,在 CP 上升沿作用下 Q0-Q3 同时变化,从而消除了异步计数器中出现的计数尖峰。对于 54/74160,只有当
CP 为高电平时,CEP、CET 才允许由高至低电平的跳变,而 54/74LS160的 CEP、CET 跳变与 CP 无关。
160 有超前进位功能。当计数溢出时,进位输出端(TC)输出一
个高电平脉冲,其宽度为 Q0 的高电平部分。
在不外加门电路的情况下,可级联成 N 位同步计数器。
对于 54/74LS160,在 CP 出现前,即使 CEP、CET、/MR 发生变化,
电路的功能也不受影响。
三、设计原理及方框图
数字钟实际上是一个对标准频率进行计数的计数电路,标准的1HZ时间信号必须做到准确稳定。由图可见:本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是:由震荡器产生的高频脉冲信号作为数字钟的时间基准,送入秒计数器,秒计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号作为分计数器的脉冲信号,分计数器也采用60进制计数器,每累计60分钟发出一个“时脉冲”信号,该信号将被送到时计数器,时计数器采用24进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器,通过六位LED七段显示器显示出来。构成方框图
四、各部分的电路及实现
震荡器电路
震荡器电路是数字钟的核心,主要用来产生时间标准信号,数字钟的精度,
主要取决于时间标准信号的频率及稳定度。
一般来说,震荡器的频率越高,计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号,也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。
一般来说,般来说,振荡器的频率越高,计时精度越高,但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器
本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器,如下图所示:
(图2)