当前位置：文档之家 › 74hc595的引脚功能和作用

74hc595的引脚功能和作用

  • 格式：doc
  • 大小：66.00 KB
  • 文档页数：7

描述

74HC59574HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。 数据在SHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

[编辑本段]特点

8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz的移位频率

[编辑本段]输出能力

并行输出，总线驱动； 串行输出；标准中等规模集成电路 595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

[编辑本段]参考数据

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压

[编辑本段]引脚说明

符号 引脚 描述 Q0…Q7 15， 1， 7 并行数据输出 GND 8 地 Q7’ 9

串行数据输出 MR 10 主复位（低电平） SHCP 11 移位寄存器时钟输入

STCP 12 存储寄存器时钟输入 OE 13 输出有效（低电平） DS 14 串行数据输入 VCC 16 电源

[编辑本段]功能表

输入 输出 功能 SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时仅仅影响移位寄存器 × ↑ L L × L L 空移位寄存器到输出寄存器 ×

× H L × L Z 清空移位寄存器，并行输出为高阻状态 ↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态 移入，例如，以前的状态6（内部Q6”）出现在串行输出位。 × ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出 ↑ ↑ L H × Q6’ Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。

[编辑本段]注释

H＝高电平状态 L＝低电平状态 ↑＝上升沿 ↓＝下降沿 Z＝高阻

NC＝无变化 ×＝无效 当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。

74HC595 功能简介

2011-02-07 18:27

74HC595，是为Motorola的SPI总线开发的一款串并转换芯片。由于74HC595的输入输出电平兼容LSTTL,NMOS,CMOS电平，且具有较强的输出负载能力，而被广泛地运用于MCU（微控制器）、MPU（微处理器）的I/O口扩展。

74HC595在5V供电的时候能够达到30MHz的时钟速度，每个并行输出端口均能承受20mA的灌电流和拉电流。这个特点保证了不用增加额外的扩流电路即可轻松的驱动LED。它输入端允许500nS的上升（下降）时间，对严重畸形的时钟脉冲仍能检测。这样就可以容纳较大的传输线对地电容，使本设计的抗干扰能力增强。

74HC595并行输出端与LED模块列线之间通过20Ω的电阻连接，这里电阻起到分压，去除红色LED的并联嵌位作用。使红绿两组LED均能正常发光。

由于LED显示屏的工作电流时刻在变化，造成了系统电压的波动。这种电压波动有高频成分，也有低频成分。轻则对周围无线电环境造成电磁污染，重则使系统时钟紊乱，逻辑错误。为避免此，在每个74HC595的电源VCC和GND旁边都并联了两个电容，用于滤波和退耦。稳定系统电压，旁路掉电源中的高频脉动成份。消除自激，减小对外杂散电磁辐射，提高EMI电磁兼容性。

74HC595的引脚及逻辑功能如图4.2

图4.2 74HC595管脚图 74HC595逻辑图

74HC595的管脚功能描述见表4.1：

管脚号 管脚名称 管脚功能描述

1 QB 锁存器输出，三态 2 QC 锁存器输出，三态

3 QD 锁存器输出，三态

4 QE 锁存器输出，三态

5 QF 锁存器输出，三态

6 QG 锁存器输出，三态

7 QH 锁存器输出，三态

8 GND 电源地

9 SQH 串行输出，用于级联。无三态输出功能

10 Reset 低电平有效，当此管脚上出现低电平时，将复位内部的移位寄存器，但不影响8位锁存器的值

11 Shift Clk 移位寄存器时钟输入，上升沿将把A脚上的数据移入内部寄存器

12 Latch Clk 锁存时钟输入，上升沿将把内部移位寄存器的值锁存起来

13 Output

Enable 低电平有效，将锁存器的输出映射到输出并行口（QA-QH）上。当输入高电平时，高阻态，同时本芯片的串行输出无效

14 A 串行数据输入，数据从这个管脚移进内部的8位串行移位寄存器

15 QA 锁存器输出，三态

16 VCC 电源正，2-6V DC

表4.1 74HC595的管脚功能描述

595貌似有很多功能的，点阵中用到的串行输入并行输出是其中的一个功能，是通过寄存器选折的。在点阵中595用来做行的扫描，列扫描一般用译码器，74HC154或者138之类的。行扫描主要处理字模，需要把整个字的字模都打入到595芯片，通过595来处理，通过子模各个位的移动来实现要显示的字（该 情况用于动态的移动），静态直接就是把所有字模一次打入后直接显示一下。

刚做过一个595的驱动，就是串行转并行，配合时序SCK，RCK,DATA就可以了

void shift_b595_out1(uchar *dat, uchar count)

{

SRCK =0;

RCK =0;

data_tp =dat[count];

for(i=0; i<16; i++)

{

switch(i)

{

case 3: case 4:

case 5:

case 8:

case 9:

if(data_tp&0x80) // Ensure the effecient bit is the higher 5 bits.

SER_IN =1;

else

SER_IN =0;

data_tp <<=1;

SRCK =1;

_nop_();

_nop_();

SRCK= 0;

break;

default:

SER_IN =0;

SRCK =1;

_nop_();

_nop_();

SRCK =0;

break;

}

}

RCK= 1;

_nop_();

_nop_();

RCK= 0;

}

//write 2 bytes to 6b595

void shift_b595_out2(uchar *dat, uchar count1 , uchar count2)

{

SRCK =0;

RCK =0;

data_tp =dat[count1];

for(i=0; i<16; i++)

{

if(data_tp&0x80)

SER_IN =1;

else

SER_IN =0;

data_tp <<=1; if(i==7)

data_tp =dat[count2];

SRCK =1;

_nop_();

_nop_();

SRCK= 0;

}

RCK= 1;

_nop_();

_nop_();

RCK= 0;

}

595一般作行选，还有列选的芯片吧？一般是138.

在点阵屏 中，

74HC595 的主要作用应该为：

1、驱动，CMOS的74HC595 驱动LED点阵屏没有问题；

2、串转并，非常节约资源，从而可以降低对处理器的GPIO的需求量，一般点阵屏都需要串转并的IC

3、具有三态输出锁存

4、多个级联，可以很方便的用于更大的LED点阵屏驱动

74HC595N，8 位移位寄存器，具有三态输出锁存

型号标识 / 参数

74HC595N型号标识及主要参数：

74HC595N 型号标识

74HC 产品系列

595 基本型号

N 封装类型，DIP

74HC595N 主要参数

电压 2.0～6.0 V

驱动电流 +/- 7.8 mA

传输延迟 16 ns@5V

逻辑电平 CMOS

74HC595N封装信息：

类型：DIP

引脚：16

宽度：300 mil

74HC595 概述

74HC595是一款高速CMOS器件，74HC595引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC595遵循JEDEC标准no.7A。

74HC595是8阶串行移位寄存器，带有存储寄存器和三态输出。移位寄存器和存储寄存器分别采用单独的时钟。

在SH_CP的上升沿，数据发生移位，而在ST_CP的上升沿，数据从每个寄存器中传送到存储寄存器。如果两个时钟信号被绑定到一起，则移位寄存器将会一直领先存储寄存器一个时钟脉冲。

移位寄存器带有一个串行输入（DS）端和一个串行标准输出（Q7'）端，用于级联。74HC595还为移位寄存器的8个阶提供了异步的复位（低有效）。存储寄存器带有8个三态总线驱动输出，当输出使能（OE）端为低时，存储寄存器中的数据可被正常输出。 74HC595 参数

74HC595 基本参数

电压 2.0～6.0V

驱动电流 +/-7.8 mA（并行输出）

传输延迟 16 ns@5V

74HC595 其他特性

最大频率 108 MHz

逻辑电平 CMOS

功耗考量 低功耗或电池供电应用

74HC595 封装与引脚

SO16, SSOP16, DIP16, TSSOP16

74HC595 特性

8位串行输入

8为串行或并行输出

存储寄存器带有三态输出

移位寄存器可直接清零

100 MHz（典型）移出频率

ESD保护

HBM EIA/JESD22-A114-A超过2000 V

MM EIA/JESD22-A115-A超过200 V

产品名称：8位带有输出锁存功能的移位寄存器 74HC595

产品类型：通用类电路

产品型号：74HC595

产品型号: 74HC595

产品名称: 8位带有输出锁存功能的移位寄存器

合集下载

74HC595引脚图时序图工作原理

74HC595引脚图时序图工作原理

74HC595引脚图时序图工作原理

74HC595和74hc164一样是在单片机系统中常用的芯片之一他的作用就是把串行的信号转为并行的信号，常用在各种数码管以及点阵屏的驱动芯片， 使用74HC595可以节约单片机mcu的io口资源，用3个io就可以控制8个数码管的引脚，他还具有一定的驱动能力，可以免掉三极管等放大电路，所以这块芯片是驱动数码管的神器.应用非常广泛。

74HC595引脚图

74HC595管脚功能

下面我来介绍一下 74HC595工作原理：

74HC595的数据端：

QA--QH: 八位并行输出端，可以直接控制数码管的8个段。

QH’: 级联输出端。我将它接下一个595的SI端。

SI: 串行数据输入端。

74hc595的控制端说明：

/SCLR(10脚):

低电平时将移位寄存器的数据清零。通常我将它接Vcc。

SCK(11脚)：上升沿时数据寄存器的数据移位。QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。（脉冲宽度：5V时，大于几十纳秒就行了。我通常都选微秒级）

控制移位寄存器

SCK

上升沿 数据

移位 SCK 下降沿

数据 保持

RCK(12脚)：上升沿时移位寄存器的数据进入存储寄存器，下降沿时存储寄存器数据不变。通常我将RCK置为低电平，当移位结束后，在RCK端产生一个正脉冲（5V时，大于几十纳秒就行了。我通常都选微秒级），更新显示数据。

控制存储寄存器

RCK 上升沿 移位寄存器 的 数据进入 存储寄存器 RCK 下降沿 存储寄存器数据不变

/G(13脚): 高电平时禁止输出（高阻态）。如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。比通过数据端移位控制要省时省力。 注：74164和74595功能相仿，都是8位串行输入转并行输出移位寄存器。74164的驱动电流(25mA)比74595(35mA)的要小,14脚封装，体积也小一些。

74hc595的引脚功能和作用

74hc595的引脚功能和作用

描述

74HC59574HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。 数据在SHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。 8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

[编辑本段]特点

8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz的移位频率

[编辑本段]输出能力

并行输出，总线驱动； 串行输出；标准中等规模集成电路 595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

[编辑本段]参考数据

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压

[编辑本段]引脚说明

符号 引脚 描述 Q0…Q7 15， 1， 7 并行数据输出 GND 8 地 Q7’ 9

串行数据输出 MR 10 主复位（低电平） SHCP 11 移位寄存器时钟输入

STCP 12 存储寄存器时钟输入 OE 13 输出有效（低电平） DS 14 串行数据输入 VCC 16 电源

[编辑本段]功能表

输入 输出 功能 SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时仅仅影响移位寄存器 × ↑ L L × L L 空移位寄存器到输出寄存器 ×

74hc595中文资料

74hc595中文资料

74hc595中文资料

74HC595芯片是一种串入并出的芯片，在电子显示屏制作当中有广泛的应用。

74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态.

三态。特点 8位串行输入 8位串行或并行输出 存储状态寄存器,三种状态 输出寄存器可以直接清除 100MHz的移位频率 输出能力 并行输出，总线驱动 串行输出;

标准 中等规模集成电路应用 串行到并行的数据转换 Remote control holding register。 描述 595是告诉的硅结构的CMOS器件, 兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器,三态输出功能。 移位寄存器和存储器是分别的时钟。数据在SCHcp的上升沿输入,在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’），和一个异步的低电平复位，存储寄存器有一个并行8位的,具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率,CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压 引脚说明符号引脚描述

内部结构

结合引脚说明就能很快理解 595的工作情况

74HC595引脚图，管脚图

________

QB-—|1 16|——Vcc

QC—-｜2 15｜--QA 74hc595中文资料

QD——｜3 14|--SI

QE—-｜4 13|—-/G

QF—-|5 12｜--RCK

QG--|6 11｜—-SRCK

QH-—|7 10|—-/SRCLR

74hc595 工作原理

74hc595 工作原理

74hc595 工作原理

74HC595是一种8位移位寄存器，它具有串行输入和并行输出功能。其工作原理如下：

1. 74HC595有三个重要的引脚，分别是：

- SER（串行输入）：用于输入数据（位），在每个移位时钟周期中，数据从该引脚输入到寄存器的最低有效位（LSB）。

- SRCLK（移位时钟）：用于控制数据移位的时钟信号。在每个时钟上升沿，数据从SER输入到寄存器的下一个位。

- RCLK（存储时钟）：用于控制数据存储的时钟信号。在SRCLK完成所有位的移位之后，通过将RCLK引脚拉高，可以将当前寄存器中的数据复制到并行输出引脚（Q0-Q7）上。

2. 移位操作：

- 在移位操作期间，首先将要存储的数据从SER输入到寄存器的LSB位。然后，通过对SRCLK引脚的脉冲上升沿进行计时，数据从SER依次移位到寄存器的每个位。

- 数据移位完成后，可以通过对RCLK引脚的脉冲上升沿进行计时，将寄存器中的数据复制到并行输出引脚（Q0-Q7）上。此时，这些引脚上的输出值与寄存器中的数据一致。

3. 并行输出：

- 在并行输出状态下，寄存器中的数据被复制到并行输出引脚（Q0-Q7）上。

- 每个输出引脚都对应着寄存器中的一个位，输出高电平表示该位为1，输出低电平表示该位为0。

通过控制移位和存储时钟信号，可以实现串行输入和并行输出之间的转换，使得74HC595能够灵活应用于各种数字逻辑电路和显示驱动电路中。