当前位置：文档之家 › 基于FPGA的以太网与1553B网络接口设计_刘金龙

基于FPGA的以太网与1553B网络接口设计_刘金龙

  • 格式：pdf
  • 大小：853.47 KB
  • 文档页数：4
2 网络接口逻辑设计与实现
FPGA 逻辑功能主要由 3部分组成: 1553B 总线协 议逻辑、W 5100控制逻辑和 F IFO 缓冲控制器, 如图 2 所示。当系统工作在 1553B 总线接收时, 首先进行曼 彻斯特解码, 然后进行码字分析与数据提取, 同时进行 响应超时检测与错误提取, 如果没有错误产生, 将信息 字缓存到接收 F IFO 中, 并产生接收完成信号通知数据 缓冲控制器, 通过数据缓存控制器使能 W 5100写逻辑 模块, 该模块依次完成 W 5100寄存器的初始化、建立 Socket连接、通过 TCP Socket发送数据, 这样便完成了 1553B信 息 字 向 以 太 网数 据 帧 的 转 换。以 太 网 向 15 53B 总 线发 送信息 字的 流程 与上 述过 程大 致相 反。 2. 1 1553B协议内核逻辑设计
以太网接口芯片选用 W iznet公司的 W 5100, 该芯 片集 TCP / IP 协议、以太网介质传输层 ( MAC ) 和物理 层 ( PHY )为一体, 支持 4个独立的 Socket通道, 提供 多种总线 ( 两种并行总线和 SP I总线 ) 接口方式 [ 3] , 本 设计中采用并行总线传输模式与 FPGA 相连。需要与 FPGA 的 I /O 端口相连的 W 5100的引脚有: 15位地址 总线 ADDR[ 14B0] , 8位数据总线 DATA [ 7B0], 复位 信号 RERST, 选通信号 CS, 读写控制信号 WR 与 RD, 中断信号 INT ( 由 W 5100产生 ) 。W 5100的以太网接 口输入端 RXIP / IN、输出端 口 TXOP /ON 需要 外接隔 离变压器, 目的是波形修复、阻抗匹配、抑制杂波, 本系 统采用 H anRun公司的 HR911103A, 该模块内嵌隔离 变压器并具有标准的 RJ-45接口, 可直接与 PC机网卡 通过交叉网线连接。
图 3 曼彻斯特编码器
图 4 曼彻斯特解码器
( 2) 消息字自动分析与错误响应。 在对 1553B 总线数据进行 解码操作时还 需要完 成字计数、响应超时、出错分析与中断产生。字计数用
# 86#
5测控技术 6 2010年第 29卷第 10期
来判断 BC 或 RT 传输的数据字个数与命令字中规定 的数据字个数是否一致; 超时响应用来检测消息字的 间隔 (最小为 4 Ls) 以及 RT 的响应 时间 ( 最大为 12 Ls); 错误分析包括字 有效性验证、终端地址匹 配、10 种消息格式的检验等; 中断模块将上述逻辑单元得出 的错误类型以中断类型码的方式发送到以太网逻辑模 块。消息字自动分析与错误响应顶层逻辑图如图 5所 示。
PC机或嵌入式网络终端通过以太网可实现 1553B 总 线设备的远程检测与控制。
1 硬件实现方案
系统硬件组成结构如图 1 所示, 本系统从功能上 可划分为 3个模块: 1553B 总线功能模块、以太网功能 模块和协议转换模块, 下面给出具体硬件选型方案。
收稿日期: 2010- 02- 05 作者简介: 刘金龙 ( 1985) ), 男, 河北唐山人, 硕士研究生, 主要 从事计算 机 控制、通 信协 议 与 光 纤传 输 等 方 向研 究; 史 忠科 ( 1956) ), 男, 陕 西竣 山人, 博士 生导 师, 主 要从 事 系统 辨 识、 鲁棒控制、飞行控制等方向研究。
短间隔为 63 ns, 因此, 将以太网控制逻辑模块的工作 时钟设置为 12. 5 MH z, 这样一个时钟宽度的低电平信 号便可以满足上述时序要求。
图 5 消息字分析模块逻辑构成图
图 5中输入输出信号定义如下: clk 为 16 MH z输 入时钟; rx_a, rx_b为 1553B 总线信号; w ord_type为字 类型; bit_err为位出错; parity_err为奇校验出错; w ord_ err为字类型出错; tim eout_err为响应超时出错; datacnt _err为字计数 出错; m s_err为消息格式出错; interrupt 为中断信号; err_type[ 2&0]为中断类型码。 2. 2 以太网控制逻辑设计
M IL-STD-1553B总 线标准为指令 /响应时分多路 数据总线, 采用双冗余系统结构, 具有集中管理、实时 响应、数据完整性和可靠性高等优 点 [ 1] , 目前 在航天 航空工业中得到了广泛应用, 国内战斗机综合化航空 电子系统的主要结构就是通过 1553B 总线网络实现 微处理器和嵌入式计算机子系统之间的互连。
图 1 系统硬件组成结构
15 53B 功 能模 块 应 包 括 耦 合变 压 器 、模 拟 收 发 器
基于 FPGA 的以太网与 155来自B网络接口设计# 85#
和协议处理器, 本系统采用 H olt公司的 PD2725作为 耦合变压器, 使用时配备一对 70~ 85 8 的隔离电阻起 到终端隔离的作用; 模拟收发器选用 HT-1567, 其接收 部分从 1553B总线上接收双极性曼彻斯特 Ò型码, 输 出产生 TTL 电平信号 RXA /B, 发送部分则将 TTL 电平 转换成双极性调相码 BUSA /B; 总线协议处理器采用 FPGA 实现, 型号为 A ltera公司 Cyc lone II系列 EP2C8, 该款 FPGA具有 8256个 LE 资源, 16 Kb内部 RAM, 可 满足该设计中逻辑资源的使用要求。
1553B总线协议从下到上依次为: 物理层、数据链 路层、传输层和应用层。其中物理层主要由耦合变压 器和总线收发器完成, 实现总线传输数据的耦合隔离, 电平转换; 数据链路层主要完成曼彻斯特码的编解码、 消息识别、串并转换、位计数与奇偶校验; 传输层主要 完成消息的字 计数、消息自动响应、消息缓存 自动重 试、中断产生等。考虑到本系统主要完成 1553B 信息 字与以太网数据帧的转换, 所以在本文中 1553B 协议 内核具有的逻辑功能包括: ¹ 曼彻斯特编解码器; º
消息字自动分析与错误响应。下面给出各功能模块的 逻辑实现方法。
图 2 FPGA 内部逻辑结构
( 1) 曼彻斯特编解码器。 根据协议规定, 1553B 数据码是曼彻斯特 Ò型双 相电平码, 其字类型分命令字、数据字、状态字 3种, 单 个字由 3个位长的同步码、16位数据字和一位奇校验 组成, 命令字和状态字的同步码相同, 前 3 /2位电平为 高, 后 3 / 2位电平为低, 数据字与之相反。曼彻斯特解 码器主要完成同步头检测、数据字接收、串并转换和奇 校验; 编码器的任务是将来自其他模块的 16位并行数 据进行曼彻斯特编码, 产生相应的同步头和奇校验位, 然后以串行数据的方式发送到总线收发器。在 FPGA 中实现曼彻斯特编解码器大多采用状态机实现, 具体 实现 方法本文 不作详细 阐述, 可参考相 关参考文 献 [ 5] 。这里仅给出编码器与解码器的逻辑分析仪波形 图。图 3中编码器发送一个命令字 0x3344和一个数 据字 0x1122, 1553B _ ta, 1553B _tb 为双相曼彻 斯特码 输出信号; 图 4中 1553B _ra, 1553B _rb为解码器的输 入信号, 输出信号 rx_ type高电平表示命令字, 低电平 表示数据字, data_out 为串并 转换之 后的 16 位数 据 字。
# 84#
5测控技术 6 2010年第 29卷第 10期
基于 FPGA 的以太网与 1553B网络接口设计
刘金龙, 史忠科
(西北工业大学 自动化 学院, 陕西 西安 710072)
摘要: 设计了一种以太网与 1553B网络接口, 计算机通过该网络接口可方便地实现 1553B总线设备的实时 监控。详细阐述了硬件设计方案及各逻辑单元的设计方法, 整个设计完全采用硬件逻辑实现, 将 1553B总 线信息的编解码、W 5100控制逻辑、数据缓存逻辑集成在一片 FPGA 内。实验结果表明, 该网络接口可以 稳定地实现以太网数据帧与 1553B 信息字的数据交换, 满足航空航天测控系统数据通信设备的要求。 关键词: 网络接口; 以太网; M IL-STD-1553B; FPGA; W 5100 中图分类号: TP336 文献标识码: A 文章编号: 1000- 8829( 2010) 10- 0084- 04
W 5100支持多种网络通信 协议, 包括 TCP、UDP、 IPRAW、PPPoE 等, 其中 TCP 是 一种可靠的面 向连接 的传送服务, 包括服务器与客户机两种连接方式, 本例 中网络接口采用 TCP 客户模式。以太 网控制逻辑的 设计目的就是通过对 W 5100寄存器和内存空间的读 写操作完成 TCP数据通信, 整个逻辑过程包括: W 5100 初始化、创 建 Socket 连接、数 据传输、关 闭 Socket 连 接。W 5100的初始化主要是对网关、子网掩码、IP 地 址、MAC 地址的设置, 之后初始化 Socke,t 客户端 ( 网 络接口板 )向服务器 ( PC机 )发送 ARP请求, 若能收到 相应服务器的 ACK 回复, 则建立 TCP 连接, 可以进行 数据传输。
总线测试对于机载系统实时监控与故障诊断十分 重要, 现有 1553B 总线测试设备一般基于 PCI、VXI接 口设计, 存在体积大、成 本高等缺陷, 相比之下, 基于 TCP / IP协议的以太网是目前应用最广泛的网络, 具有 易安装、高带宽、协议开放等优势 [ 2] , 将以太网应用到 航空测控领域会对我国的飞机试验系统的发展起到巨 大作用。本文基于 FPGA设计了以太网与 1553B的网 络接口, 可方便实现 1553B 总线 设备的以太网接 入,
D esign of E thernet and 1553B N etwork Interface B ased on FPGA
L IU Jin-long, SH I Zhong-ke
( Schoo l of A utom a tion, N orthw este rn Po lytechn ica lU n iversity, X iø an 710072, China)

合集下载

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现
1553B总线通讯接口是广泛应用于航天航空等领域的一种通信协议，其具备系统可靠性高、实时性强等优点。

而基于FPGA的1553B总线接口技术可以通过程序配置的方式实现1553B总线的通信功能，具有灵活性高、可扩展性强的特点。

本文将对基于FPGA的1553B 总线接口技术进行研究，并实现一个基于FPGA的1553B总线接口模块。

需要对1553B总线通信协议进行详细了解。

1553B总线采用串行双路通信方式，其中一路为控制线路，用于发送控制信息；另一路为数据线路，用于发送数据信息。

1553B总线的通信过程包括发送和接收两个阶段，发送端通过控制线路发送控制信号和数据信息，接收端通过数据线路接收数据信息并进行处理。

在具体实现中，可以通过使用硬件描述语言（例如Verilog或VHDL）编写FPGA芯片的逻辑代码，定义1553B总线通信协议的各个部分，包括控制线路和数据线路的传输规则、数据处理方式等。

还需要根据具体硬件资源的配置情况，合理设计FPGA芯片的结构，保证系统的可靠性和实时性。

在完成FPGA芯片的逻辑设计后，还需要通过综合、布局和时序约束等步骤生成位流文件，并将其下载到FPGA芯片中。

通过上电后，FPGA芯片将开始运行，完成1553B总线接口技术的实现。

在运行过程中，可以通过其他设备（例如计算机）与FPGA芯片进行通信，发送和接收1553B总线的数据信息，并进行相应的处理。

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现
本文主要研究基于FPGA的1553B总线接口技术，设计并实现了一个完整的1553B总线接口系统。

首先对1553B总线的协议进行了详细的研究，包括总线格式、数据帧结构、错误检测和纠错等内容。

然后针对1553B总线的特点，设计了一个适用于FPGA的1553B总线接口电路。

在设计过程中，通过使用FPGA的可编程性，将1553B总线接口电路与其他外设进行了整合，实现了基于FPGA的整体系统。

利用FPGA内部的时钟控制器对总线数据进行同步和分析，通过串行通信的方式实现与外部设备的数据交换。

为了提高总线的通信速率和稳定性，采用了硬件实现的差错控制机制。

为了验证系统的可行性和有效性，进行了一系列的实验。

实验结果表明，基于FPGA的1553B总线接口系统能够稳定地进行双向通信，并具有较高的通信速度。

系统的可靠性和容错性能也得到了有效的保证。

基于FPGA的1553B总线接口技术是一种具有广阔应用前景的通信技术。

本文通过对1553B总线协议的研究和FPGA的应用，设计并实现了一个完整的1553B总线接口系统，并通过实验验证了系统的可行性和有效性。

相信随着技术的不断发展，基于FPGA的1553B总线接口技术将在航空航天、国防、船舶等领域中得到更广泛的应用。

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现

基于FPGA的1553B总线接口技术研究与实现FPGA是一种可编程逻辑器件，可以通过编程实现各种数字电路和接口功能。

1553B总线是一种用于军用航空电子系统的数据总线，具有高可靠性和高实时性的特点。

本文主要研究并实现基于FPGA的1553B总线接口技术。

我们需要了解1553B总线的基本原理。

1553B总线是一种串行通信总线，通过不同的控制字和数据字来交换信息。

它包括总线控制器（BC）、远地终端（RT）和监视器（MT）三种设备。

总线控制器负责控制总线的访问和数据传输，远地终端负责接收和发送数据，而监视器则负责监视总线上的信息传输。

首先是总线控制器的实现。

总线控制器是整个1553B总线系统的核心，负责控制总线的访问和数据传输。

我们可以使用FPGA的逻辑单元和时钟信号生成器来实现总线控制器的各种功能。

我们可以使用逻辑单元来生成1553B总线的控制字和数据字，然后使用时钟信号生成器来控制数据的发送和接收。

其次是远地终端的实现。

远地终端是1553B总线上接收和发送数据的设备。

我们可以使用FPGA的输入输出口来与远地终端进行通信。

我们可以使用FPGA的输入输出口来接收和发送1553B总线上的数据，并使用逻辑单元来处理和解析接收到的数据。

最后是系统的集成与测试。

在完成前面几个步骤的实现后，我们需要将各个模块进行集成，并进行整体测试。

集成时需要将总线控制器、远地终端和监视器三个模块进行连接，以实现完整的1553B总线接口系统。

在测试时，我们可以通过模拟器或者硬件平台来进行验证，确保系统的稳定性和可靠性。

基于FPGA的1553B总线接口技术可以实现航空电子系统中对1553B总线的高速、可靠的数据传输。

通过对总线控制器、远地终端和监视器等模块的实现和整合，能够实现完整的1553B总线接口系统，并保证系统的稳定性和可靠性。

这对于军用航空电子系统的设计和开发具有重要的意义。

课程设计(论文)-基于fpga的1553b航空总线协议接口芯片设计[管理资料]

课程设计(论文)-基于fpga的1553b航空总线协议接口芯片设计[管理资料]

基于FPGA的1553B航空总线协议接口芯片设计摘要：针对以往1553B航空总线接口电路管理复杂、体积较大、功耗较高、成本较高、难以重新编程修改、无法适应不同环境多种机体等问题，本文提出利用FPGA的可移植性、高度集成性、在系统可编程等性能优势，设计基于FPGA的1553B总线接口芯片。

在QuartusII上，采用VHDL语言进行了该接口芯片曼彻斯特编码器设计；曼彻斯特解码器设计；曼彻斯特数据编码控制与监视器设计，分析数据字的命令并进行相应控制及监视，以提高可控制性；曼彻斯特解码控制与监视器的设计，分析数据字工作方式，及时反馈错误，并实现控制与监视，以提高可靠性。

实验结果表明，基于FPGA的1553B总线接口芯片的各模块设计符合要求，能对数据进行正确的曼彻斯特编码、解码，能对命令进行正确的分析处理等。

应用FPGA进行设计，可获得自主知识产权且性能正确可靠的航空总线接口芯片，并具备在系统可编程等特点。

关键词：1553B航空总线接口芯片FPGA VHDL 曼彻斯特编码曼彻斯特解码目录1 引言 ...................................................................................................................... - 0 -2 基于1553b总线协议的系统概述 ...................................................................... - 1 -1553b总线协议概述 ................................................................................................... - 1 - ............................................................................................................................................. - 2 -3 系统各模块的设计 .............................................................................................. - 3 -曼彻斯特解码器模块 .................................................................................................. - 3 -..................................................................................................................... - 3 -..................................................................................................................... - 5 -..................................................................................................................... - 6 - 曼彻斯特编码器模块 .................................................................................................. - 7 -..................................................................................................................... - 7 -..................................................................................................................... - 9 - 曼彻斯特解码采集控制器设计............................................................................. - 11 -曼彻斯特编码采集控制器...................................................................................... - 12 -4 仿真图形及实验结果 ........................................................................................ - 13 -.......................................................................................................................................... - 13 -同步字检测的仿真实验结果 ................................................................ - 13 -曼彻斯特解码器的仿真 ........................................................................ - 13 - .......................................................................................................................................... - 14 -5 外围硬件电路 .................................................................................................... - 14 -6 结论 .................................................................................................................... - 16 -参考文献................................................................................................................. - 16 - 致谢............................................................................................ 错误!未定义书签。