当前位置：文档之家 › EDA实验报告

EDA实验报告

  • 格式：doc
  • 大小：1.66 MB
  • 文档页数：26

EDA实验报告姓名小红帽实验一单级放大电路的设计与仿真一．实验目的1.掌握放大电路静态工作点的调整和测试方法2.掌握放大电路的动态参数的测试方法3.观察静态工作点的选择对输出波形及电压放大倍数的影响二．实验内容1.设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz(峰值10mV) ，负载电阻5.1k Ω，电压增益大于50。

2.调节电路静态工作点(调节电位计)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。

3.调节电路静态工作点(调节电位计)，使电路输出信号不失真，并且幅度最大。

在此状态下测试：①电路静态工作点值；②三极管的输入、输出特性曲线和 、r be、r ee值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和f L、f H值。

三．实验电路图四．实验过程1.饱和失真和截止失真a.饱和失真调节滑动变阻器，并不断观察输出端示波器上的波形，在滑动变阻器划片位于0%的位置时可以观察到饱和失真的波形，如下图所示：对应的静态工作点为： Uce=0.65V,Ube=0.15Vb.截止失真调节滑动变阻器，并不断观察输出端示波器上的波形，在滑动变阻器划片位于100%的位置时可以观察到截止失真的波形，如下图所示：如图所示的是电路出现截止失真时的输出波形，可以看出波形的正半周明显比负半周要扁平且幅度要小，可以认为波形出现了截止失真。

由于此次试验的信号源的峰值较低，所以并没有预期的明显，经试验，只要加大峰值就可以获得非常明显的失真波形。

对应的静态工作点为： Uce=7.58V,Ube=0.62mVC．最大不失真波形调节滑动变阻器，并不断观察输出端示波器上的波形，在滑动变阻器划片位于13%的位置时可以得到最大不失真波形，如下图所示。

此时的静态工作点测试结果如下所示，其中Vbe=V5-V8,Vce=V2-V8：对应的静态工作点为： Uce=1.24V,Ube=0.65V2.三极管测试1. 输入特性曲线常数==CE U BE B u f i |)(及be r 的测量实验电路图如下图所示：将V1，V2均作为分析参数进行直流扫描，即可获得三极管在CEU 为不同取值时的输入特性曲线，如图所示：再次利用直流扫描分析，画出三极管在最大不失真状态，即Uce=1.24V 时的输入特性曲线，如下图所示：由公式r be =u be /i b 得，r be =623.6Ω2. 输出特性曲线常数==B i CE C u f i |)(及ce r 的测量实验电路图如下图所示：将I1、V1均作为分析参数进行直流扫描，即可获得三极管在B i 为不同取值时的输入特性曲线，如下图所示：再次利用直流扫描分析，画出三极管在最大不失真状态，即i bq =14.38uA 时的输出特性曲线，如下图所示：由公式B C i i =β=255。

由公式CCEce i u r ∆∆==28140Ω 3. 电路基本参数测定（1）电压放大倍数的测定下图所示的是电压放大倍数的测量电路。

由测量结果计算得Af=100.6（2）输入电阻的测定图1.15所示的是输入电阻测量电路。

由测量结果计算得Ri=2047Ω（3）输出电阻的测定测量输出电阻时，需要将原输入信号置零，将原负载替换成一个交流电压源。

测量其入输出端的电压与电流，测量电路如下图所示。

由数据计算得：Ro=2838Ω（4）频率特性仿真利用Multisim软件中的交流仿真分析，可以直观地得到电路的幅频和相频特性曲线，如下图所示。

A的最大值，即max y为102.35。

由通频带定义，将标尺置于幅从特性图上可以看出f频特性曲线两侧处，即得到上下限频率。

由此可得，下限频率f L=666.7Hz，上限频率f H=4.9MHz，通频带为4.9MHz。

五．实验结果分析对照上面实验原理图，画出交流通路，进行理论分析，可得：放大倍数A v=102.2输入电阻R i=2088Ω输出电阻R o=2853Ω误差分析放大倍数的相对误差:（102.2-100.6）/102.2=1.5%输入电阻的相对误差: （2088-2047）/2088=2.0%输入电阻的相对误差:（2853-2838）/2853=0.53%六．实验感想从实验结果看除了放大倍数的误差较大以外其余的误差都在允许的范围之内，基本达到了实验目的，本次实验最大的遗憾是截止失真的波形不明显，为此我另外试验了峰值电压为20mV的电路，结果得到了明显的失真波形，我想这可能还是由于我的静态工作点还是调的过高导致的，这也说明了实验前预习的重要性，只有预习充分了，实验才能顺利。

二.实验负反馈放大电路的设计与仿真一．实验目的：1.掌握阻容耦合放大电路的静态工作点的调试方法。

2.掌握多级放大电路的电压放大倍数、输入电阻、输出电阻的测试方法。

3.掌握负反馈对电路的影响二.实验要求：1.设计一个阻容耦合两级电压放大电路，要求信号源频率10kHz(峰值1mv) ，负载电阻1kΩ，电压增益大于100。

2.给电路引入电压串联负反馈：①测试负反馈接入前后电路放大倍数、输入、输出电阻和频率特性。

②改变输入信号幅度，观察负反馈对电路非线性失真的影响。

三．实验步骤实验电路图及电路波形通过信号波形图看出信号没有失真。

⑴电压串联负反馈电路的实验接线图⑵两级放大电路的电路原理图⑶测试负反馈接入前后电路放大倍数、输入、输出电阻和频率特性。

①输入电阻未接入反馈时测量输入电阻电路图如图，Rb=707.08uV/160.273nA=4.4KΩ接入反馈后测量输入电阻电路图如图，Rb=707.08uV/141.779nA=4.99KΩ②测量输出电阻未接反馈时测量输出电阻电路图如图，Rc=707.08uV/83.052nA=8.5KΩ接入反馈后测量输出电阻电路图如图，Rc=707.08uV/405.383nA=1.7KΩ⑷频率特性未接入反馈的频率特性Fl=192.0243Hz为Fh=464.6492kHz接入反馈后的频率特性反馈条件下Fl=224.9739Hz Fh=796.0913kHz⑸改变输入信号幅度，观察负反馈对电路非线性失真的影响。

未接入反馈时10mV下信号图输出信号是失真的接入反馈后信号图输出信号是不失真的，当输入信号电流过大时，放大信号可能失真，从放大后的输出端反馈给输入端一个负反馈信号，从而降低输入信号，进而有可能将失真电路变为不失真电路，本次实验就是根据这个原理来设计的。

变化输入信号，当输入信号为5mV时，开始出现失真四．实验分析及体会：两级电路构造比较简单，但是在满足要求的前提下，选择其中的参数却是一个难点，需要耗费不少精力。

两级放大电路应该一级一级的验证，这样可以减少实验过程中修改的盲目性。

其次，器件的选取也很重要，先从影响大的器件入手可以提高效率。

调节参数的时候要细心地观察图像的变化，丝毫的马虎不得，这都是对我们的考验之处。

实验三阶梯波发生器电路的设计一、实验目的①掌握阶梯波发生器的结构特点；②掌握阶梯波发生器的工作原理；③学习复杂集成运算放大电路的设计。

二、实验要求1.设计一个能产生周期性阶梯波的电路，要求阶梯波周期在20ms左右，输出电压范围10V，阶梯个数5个。

(注意：电路中均采用模拟、真实器件，不可以选用计数器、555定时器、D/A转换器等数字器件，也不可选用虚拟器件。

)2.对电路进行分段测试和调节，直至输出合适的阶梯波。

3.改变电路元器件参数，观察输出波形的变化，确定影响阶梯波电压范围和周期的元器件。

为了设计一个负阶梯波，需要首先产生一个方波，经过微分电路输出得到上、下两部分的尖脉冲，然后经过二极管限幅电路，滤去负方向脉冲，只留下所需的正脉冲，再经过积分电路，实现累加而输出阶梯。

一个尖脉冲对应一个阶梯，在没有尖脉冲时，积分器会保持输出不变，在下一个尖脉冲到来时积分器将在原来的基础上进行积分。

当积分累加到比较器的门限电压时，电压比较器翻转输出正电压，通过二极管产生单向电流，使矩形波发生器电容放电，从而停止产生矩形波。

同时，这个正电压使电子开关导通，使积分电容放电，积分器输出对地短路，恢复到零状态，完成一次阶梯波输出。

积分器输出为零，又一次达到门限电压，比较器发生翻转。

电压比较器输出负电压，则使振荡控制电路断开，矩形波发生电路正常工作；同时使电子开关断开，积分器正常工作进行积分累加，如此就形成了周期阶梯波。

实验要求产生周期在20ms左右、输出电压范围10V、阶梯个数为5个的周期性阶梯波的电路，在设计时，采用分段调节测试的方法。

首先将阶梯波的产生分为几个阶段，对每个阶段应产生的波形做预测并验证，直至最终产生所要求的阶梯波。

对产生阶梯波个阶段的划分，和个阶段应输出的波形如图1所示。

实验电路中均采用模拟、真实器件。

三、实验步骤⑴方波发生器：方波发生电路由反相输入的滞回比较器和RC电路组成。

运算放大器输出端电压为正值时，输出电压向电容充电，当电容上的电压等于预算放大器的同相输入端的电压时，运算放大器翻转，此时运算放大器的输出电压变为负值。

产生一个周期方波，并用两个稳压管控制输出的最大幅度。

这里利用741集成运放与电阻以及1N750A型稳压管构成方波发生器（矩形波发生器），电路连接如图得到的波形为：⑵微分电路在方波发生器的基础上，加入微分电路，可以得到尖脉冲发生电路。

通过电容与一个电阻即可构成微分电路，产生尖脉冲信号。

（注：图中的并不是必须的，在此处是用于分段测试的辅助电阻，其大小将会影响微分波形的幅度和宽度，若保留此电阻在之后还会影响输出阶梯波的个数）。

电路如图所示：得到的波形为：⑶限幅电路由于只需要微分波形的上半周，因此下半周需要被滤除，加入限幅电路即可得到只有正半周的脉冲电路。

电路如图所示：得到的波形为：⑷积分累加电路对正半周尖脉冲因脉冲进行积分可得阶梯信号。

将经整流限幅后的信号接入用741集成运放构成的积分电路，积分器就起到了积分和累加的作用，经积分运算会产生非周期阶梯波，阶梯会一直向下延生直至电容上电压增大使集成运放不再工作在线性区为止。

电路如图所示：得到的波形为：⑸比较器与电子开关电路在前面电路的基础上加上电压比较器和开关控制电路和振荡控制电路，可组成完整的周期性阶梯波发生电路。

调整电压比较器门限电压至-10V，当积分电路输出电压幅值达到10V，比较器翻转，输出正值电压，这时使振荡控制电路中的二极管导通，振荡控制电路发生作用，矩形波发生电路停止工作。

与此同时，比较器输出的正值电压使开关控制电路中的场效应管导通，积分电路中的电容放电，积分器的输出跳变到零，使比较器再次翻转，输出负值电压，振荡控制电路停止工作，矩形波发生电路正常工作，电路即将产生一个新的阶梯周期。

用741集成运放结合电阻构成比较器，用2N3370型结型场效应管与1N4148二极管构成电子开关电路，此时就可以产生所要求的阶梯波。

合集下载

EDA实验报告

EDA实验报告

目录第一部分实验开发系统概述及使用说明.............................................................. １第一章EDA实验系统 ....................................................................................... １第二章EDA/SOPC实验系统 ............................................................................ ７第二部分实验部分............................................................................................ １０实验一EDA工具基本操作与应用 ........................................................... １０实验二计数器设计..................................................................................... ２４实验三串入/并出移位寄存器实现 ........................................................... ２６实验四四人抢答器设计............................................................................. ２８实验五序列检测器设计............................................................................. ２９实验六DDS信号源的设计........................................................................ ３０实验七交通灯控制器设计......................................................................... ３１实验八数字钟设计..................................................................................... ３２实验九出租车计费器设计......................................................................... ３３实验十频率计的实现................................................................................. ３４附录——FPGA接口对照表 ............................................................................ ３５第一部分实验开发系统概述及使用说明第一章EDA实验系统一、实验系统概述此系列实验系统针对数字电路设计CPLD/FPGA及模拟电路设计技术有一总体上的概念。

EDA实验报告

EDA实验报告

EDA实验报告班级：姓名：目录实验一：七段数码显示译码器设计 (1)摘要 (1)实验原理 (1)实验方案及仿真 (1)引脚下载 (2)实验结果与分析 (3)附录 (3)实验二：序列检测器设计 (6)摘要 (6)实验原理 (6)实现方案及仿真 (6)引脚下载 (7)实验结果与分析 (8)实验三：数控分频器的设计 (11)摘要 (11)实验原理 (11)方案的实现与仿真 (11)引脚下载 (12)实验结果及总结 (12)附录 (12)实验四：正弦信号发生器 (14)摘要 (14)实验原理 (14)实现方案与仿真 (14)嵌入式逻辑分析及管脚下载 (16)实验结果与分析 (17)附录 (18)实验一：七段数码显示译码器设计摘要：七段译码器是一种简单的组合电路，利用QuartusII的VHDL语言十分方便的设计出七段数码显示译码器。

将其生成原理图，再与四位二进制计数器组合而成的一个用数码管显示的十六位计数器。

整个设计过程完整的学习了QuartusII的整个设计流程。

实验原理：七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。

本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。

例如当LED7S 输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。

接有高电平段发亮，于是数码管显示“5”。

实验方案及仿真：I、七段数码显示管的设计实现利用VHDL描述语言进行FPGA上的编译实现七段数码显示译码器的设计。

运行QuartusII在G:\QuartusII\LED7S\下新建一个工程文件。

新建一个vhdl语言编译文件，编写七段数码显示管的程序见附录1-1。

EDA-实验报告

EDA-实验报告

实验一五人表决器设计一、实验目的1 加深对电路理论概念的理解3 加深计算机辅助分析及设计的概念4 了解及初步掌握对电路进行计算机辅助分析的过程二、实验要求制作一个五人表决器，共五个输入信号，一个输出信号。

若输入信号高电平数目多于低电平数目，则输出为高，否则为低。

三、实验原理根据设计要求可知，输入信号共有2^5=32种可能，然而输出为高则有15种可能。

对于本设计，只需一个模块就能完成任务，并采用列写真值表是最简单易懂的方法。

四、计算机辅助设计设A,B,C,D,E引脚为输入引脚，F为输出引脚。

则原理图如1所示图1.1 五人表决器原理图实验程序清单如下：MODULE VOTEA,B,C,D,E PIN;F PIN ISTYPE 'COM';TRUTH_TABLE([A,B,C,D,E]->[F])[0,0,1,1,1]->[1];[0,1,1,1,0]->[1];[0,1,0,1,1]->[1];[0,1,1,0,1]->[1];[1,0,1,1,1]->[1];[1,1,0,1,1]->[1];[1,1,1,0,1]->[1];[1,1,1,1,0]->[1];[1,1,1,0,0]->[1];[1,1,0,1,0]->[1];[1,1,1,1,1]->[1];[1,1,0,0,1]->[1];[1,0,0,1,1]->[1];[1,0,1,0,1]->[1];[1,0,1,1,0]->[1];END五、实验测试与仿真根据题目要求，可设输入分别为：0，0，0，0，0；1，1，1，1，1；1，0，1，0，0；0，1，0，1，1。

其测试程序如下所示：MODULE fivevoteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[0,0,0,0,0]->[X];[1,1,1,1,1]->[X];[1,0,1,0,0]->[X];[0,1,0,1,1]->[X];END测试仿真结果如图1.2所示：图1.2 五人表决器设计仿真图可知，设计基本符合题目要求。

EDA实验 报告范文

EDA实验 报告范文

实验一：五人表决器一、程序清单library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity vote5 isport(v_in:in std_logic_vector(4 downto 0);lock,clr:in std_logic;v_over:out std_logic_vector(2 downto 0);num_agr,num_opp:out std_logic_vector(3 downto 0);v_out:out std_logic_vector(4 downto 0);led_agr,led_opp:out std_logic);end entity vote5;architecture one of vote5 isbeginprocess(clr,v_in,lock)variable agr,opp: std_logic_vector(3 downto 0);beginif(clr='1')thenled_agr<='0';led_opp<='0';agr:="0000";opp:="0000";if agr="0000" thennum_agr<="0000";end if;if opp="0000"thennum_opp<="0000";end if;v_out<="00000";v_over<="000";elsif(lock'event and lock='1')thenv_out<=v_in;v_over<="111";agr:="0000";opp:="0000";for i in 0 to 4 loopif (v_in(i)<='0') then opp:=opp+1;end if;agr:=5-opp;end loop;num_agr<=agr;num_opp<=opp;if(agr>opp)thenled_agr<='1';led_opp<='0';elseled_agr<='0';led_opp<='1';end if;end if；end process；end architecture one;三．仿真1. 功能仿真波形2.时序仿真波形实验二：九九乘法表系统的设计一、程序清单library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;entity multiply is --构造体描述4位乘法器port( clk:in std_logic;a,b:in std_logic_vector(3 downto 0);led_data:out std_logic_vector(7 downto 0);seg_sel:out std_logic_vector(2 downto 0) );end multiply;architecture rtl of multiply issignal led_data2,led_data1,led_data0: std_logic_vector(7 downto 0);--LED显示代码,寄存十位个位的数signal displayclk: std_logic;beginprocess(a,b)variable s: std_logic_vector(7 downto 0);--乘积variable bai,shiwei,gewei: std_logic_vector(3 downto 0);--乘积的十位个位begins(7 downto 0):=a(3 downto 0)*b(3 downto 0);if s>="11001000" then bai:="0010";s:=s-"11001000";elsif s>="01100100" then bai:="0001";s:=s-"01100100";else bai:="0000";end if;if s>="01011010" then shiwei:="1001";s:=s-"01011010";gewei:=s(3 downto 0);--90以上 elsif s>="01010000" then shiwei:="1000";s:=s-"01010000";gewei:=s(3 downto 0);--80以上 elsif s>="01000110" then shiwei:="0111";s:=s-"01000110";gewei:=s(3 downto 0); --70以上 elsif s>="00111100" then shiwei:="0110";s:=s-"00111100";gewei:=s(3 downto 0);--60以上 elsif s>="00110010" then shiwei:="0101";s:=s-"00110010";gewei:=s(3 downto 0);--50以上 elsif s>="00101000" then shiwei:="0100";s:=s-"00101000";gewei:=s(3 downto 0);--40以上 elsif s>="00011110" then shiwei:="0011";s:=s-"00011110";gewei:=s(3 downto 0);--30以上 elsif s>="00010100" then shiwei:="0010";s:=s-"00010100";gewei:=s(3 downto 0);--20以上 elsif s>="00001010" then shiwei:="0001";s:=s-"00001010";gewei:=s(3 downto 0);--10以上 else gewei:=s(3 downto 0);shiwei:="0000";end if;case bai iswhen "0001" => led_data2<="11111001";when "0010" => led_data2<="10100100";when others => led_data2<="11111111";end case;case shiwei iswhen "0000" => led_data1<="11000000";when "0001" => led_data1<="11111001";when "0010" => led_data1<="10100100";when "0011" => led_data1<="10110000";when "0100" => led_data1<="10011001";when "0101" => led_data1<="10010010";when "0110" => led_data1<="10000010";when "0111" => led_data1<="11111000";when "1000" => led_data1<="10000000";when "1001" => led_data1<="10010000";when others => led_data1<="11111111";end case;case gewei iswhen "0000" => led_data0<="11000000";when "0001" => led_data0<="11111001";when "0010" => led_data0<="10100100";when "0011" => led_data0<="10110000";when "0100" => led_data0<="10011001";when "0101" => led_data0<="10010010";when "0110" => led_data0<="10000010";when "0111" => led_data0<="11111000";when "1000" => led_data0<="10000000";when "1001" => led_data0<="10010000";when others => led_data0<="11111111";end case;end process;process(clk)variable cnt:integer range 0 to 20000; --1KHZ扫描显示时钟 beginif clk'event and clk='1' then cnt:=cnt+1;if cnt<10000 then displayclk<='1';elsif cnt<20000 then displayclk<='0';else cnt:=0;displayclk<='0';end if;end if;end process;process (displayclk) --显示两位variable cnt2: std_logic_vector(1 downto 0);beginif displayclk'event and displayclk='1' then cnt2:=cnt2+1;if cnt2="01" then seg_sel<="001";led_data<=led_data0;elsif cnt2="010" then seg_sel<="010";led_data<=led_data1;elsif cnt2="11" then cnt2:="00"; seg_sel<="100";led_data<=led_data2;end if;end if;end process;end rtl;二、仿真设计输入文件经maxplus软件开发系统编译、处理，由功能仿真器进行模拟，获得仿真波形如图6所示。