下载文档原格式
高频RFID阅读器课程设计一、课程目标知识目标：1. 理解高频RFID阅读器的基本工作原理，掌握其核心组成部分及功能。
2. 学会使用高频RFID阅读器进行数据读取、写入和存储。
3. 了解高频RFID技术在生活中的应用场景，认识到其对社会发展的意义。
技能目标：1. 能够独立操作高频RFID阅读器，完成数据的读取与写入。
2. 学会分析高频RFID阅读器在实际应用中遇到的问题，并提出解决方案。
3. 掌握高频RFID阅读器与其他电子设备的连接与协同工作方法。
情感态度价值观目标：1. 培养学生对高频RFID技术及物联网应用的兴趣，激发他们的探究欲望。
2. 增强学生的团队协作意识，提高他们在实际操作中的沟通与协作能力。
3. 引导学生关注新技术对社会发展的贡献，培养他们的创新精神和责任感。
课程性质：本课程为实践性较强的课程，侧重于学生动手操作能力和实际问题解决能力的培养。
学生特点：学生具备一定的电子技术基础知识，对新技术充满好奇，喜欢动手实践。
教学要求：结合学生特点，注重理论与实践相结合，强调操作技能的培养，同时关注学生情感态度价值观的引导。
将课程目标分解为具体的学习成果，以便于教学设计和评估。
二、教学内容1. 高频RFID阅读器原理- 理解RFID技术基本原理- 掌握高频RFID阅读器的组成与功能- 学习高频RFID的工作频率、数据传输速率等关键技术参数2. 高频RFID阅读器操作与应用- 学习阅读器与标签的通信过程- 掌握数据读取、写入和存储的方法- 实践高频RFID阅读器在不同场景下的应用3. 高频RFID阅读器在实际应用中的问题及解决方案- 分析常见问题，如信号干扰、读取距离限制等- 探讨解决方案，提高阅读器的稳定性和可靠性4. 高频RFID阅读器与其他设备的连接与协同工作- 学习阅读器与计算机、智能手机等设备的连接方法- 探索高频RFID阅读器在物联网中的应用案例教学大纲安排：第一课时：高频RFID阅读器原理及组成第二课时：高频RFID阅读器操作方法第三课时：高频RFID阅读器在实际应用中的问题及解决方案第四课时：高频RFID阅读器与其他设备的连接与协同工作教学内容与教材关联性：本教学内容依据教材中关于高频RFID阅读器的相关章节，结合实际案例进行组织，确保内容的科学性和系统性。
龙源期刊网
基于LabVIEW的超高频RFID读写器测试系统软件设计
作者：费东旭文光俊
来源：《现代电子技术》2012年第08期
摘要：对于超高频RFID读写器的射频参数测试，通常采用手工的测试方法，要求测试人员熟悉读写器的各种测试指标，并能熟练操作频谱仪，这对测试人员的要求高，且工作量大。
为了改善这种情况，介绍了一种基于图形化虚拟仪器编程软件LabVIEW的超高频RFID读写器测试系统。
在该系统中PC/LabVIEW控制待测对象和所需仪器组成一个测试系统，把所测数据实时的显示在前面板上，并自动保存至文件中。
通过现场测试，该软件运行良好，简化了测试过程，降低了对测试人员的要求，极大地提高了工作效率。
的超高速跳频接收机设计与实现HUANG W，ZHAO W C，WU Z，et al.Design and Implementation of Ultra-High Speed Hopping Receiver Based on）：61 - 64，68.DOI：10. 16311/j. audioe. 2021. 01. 015的超高速跳频接收机设计与实现伟，赵文超，吴 政，黄忠凡武汉中原电子集团有限公司研发中心一所，湖北跳频通信设备面临的电磁环境极为复杂，Gate Array，FPGA）的超高速跳频通信系统。
相比于其他频率合成器，（Direct Digital Synthesizer，DDS）的切换速度较快，波形实际跳速超过可以增强系统容错性，采用其满足波形设计要求，可达到良好的跳频通信性能。
码；MSK解调Design and Implementation of Ultra-High Speed Hopping Receiver Based on FPGAHUANG Wei, ZHAO Wenchao, WU Zhen, HUANG Zhongfan(Wuhan Zhongyuan Electronics Group Co.,Ltd.,Wuhan 430205,China)In the era of information and intelligence, the electromagnetic environment faced by frequency hopping communication equipment is extremely complex, and increasing the hopping speed can enhance its anti-interference performance. Based on this, this paper studies the ultra high speed frequency hopping communication system based on FPGA. Compared with other frequency synthesizers, Direct Digital Frequency Synthesizer(DDS) has faster switching speed and is very suitable for implementing ultra high speed frequency hopping. The actual hopping speed of this waveform exceeds 70 000 hops per second. The RS code is used as its encoding and decoding method to enhance the fault tolerance of the system, and the MSK modulation and demodulation method makes the waveform envelope constant and easy to transmit. From the experimental simulation and FPGA project resource consumption analysis, both meet the waveform design requirements and can achieve good frequency hopping communication performance.ultra high speed hopping; DDS frequency synthesizer; RS code ; MSK demodulation本适应当时的作战环境需求。
UHF RFID读写器的设计与实现摘要：UHF RFID（超高频射频识别）技术在物流、库存管理、智能交通等领域得到了广泛的应用。
为了满足不同场景下对RFID读写器的需求，本文对UHF RFID读写器的设计与实现进行了探讨。
首先介绍了UHF RFID的工作原理和应用场景，然后详细阐述了UHF RFID读写器的硬件设计和软件开发过程。
最后，通过实验验证了UHF RFID读写器的性能和可靠性。
1. 引言UHF RFID技术是一种无线通信技术，可实现对电子标签的读取和写入操作。
随着物联网和智能物流的发展，UHF RFID技术已经被广泛应用于各个领域。
UHF RFID读写器是其中的关键设备，其设计与实现对于提高整个系统的性能和可靠性至关重要。
2. UHF RFID的工作原理和应用场景UHF RFID系统由读写器、天线和电子标签组成。
读写器通过射频信号与电子标签进行通信，实现对标签的读取和写入操作。
UHF RFID技术具有距离远、数据传输快等特点，适用于物流、库存管理、智能交通等领域。
3. UHF RFID读写器的硬件设计3.1 天线设计UHF RFID系统的天线是实现读写器与电子标签之间通信的重要组成部分。
在设计天线时，需要考虑天线的尺寸、形状、阻抗匹配等参数。
合理设计天线可以提高读取范围和读取效率。
3.2 射频模块的选择射频模块是UHF RFID读写器的核心部件，它负责与电子标签进行通信。
在选择射频模块时，需要考虑通信距离、数据传输速率、工作频段等因素，以满足不同场景下的需求。
3.3 软件和硬件接口设计UHF RFID读写器需要与上位机进行通信，传输读取到的数据和接收上位机的指令。
因此，在设计读写器的硬件接口时，需要考虑通信协议和数据格式。
同时，还需要设计相应的软件来实现读写器的控制和数据处理功能。
4. UHF RFID读写器的软件开发4.1 控制程序设计控制程序是UHF RFID读写器的核心部分，它负责控制射频模块的工作、读取电子标签的数据以及向上位机发送数据。
基于超高频RFID的图书盘点机器人的设计和实现一、本文概述随着信息技术的快速发展和图书管理需求的日益增长，传统的图书盘点方式已无法满足现代图书馆的运营要求。
因此，基于超高频RFID（无线射频识别）技术的图书盘点机器人的研发与应用变得尤为重要。
本文旨在探讨基于超高频RFID技术的图书盘点机器人的设计与实现过程，旨在为图书馆自动化管理提供一种高效、准确的解决方案。
本文首先介绍了超高频RFID技术的基本原理及其在图书管理领域的应用优势，包括非接触式识别、快速读取、高容量数据存储等特点。
随后，详细阐述了图书盘点机器人的整体设计方案，包括硬件平台的选取、RFID读写器的集成、机械结构设计以及软件系统的开发等方面。
在此基础上，本文进一步探讨了图书盘点机器人的实现过程，包括硬件搭建、软件编程、系统调试等步骤，并对实现过程中遇到的关键问题进行了深入分析和解决。
本文对所设计的图书盘点机器人进行了性能测试和应用效果评估，验证了其在实际应用中的可行性和有效性。
通过与传统图书盘点方式的对比分析，展示了基于超高频RFID技术的图书盘点机器人在提高盘点效率、减少人为错误、降低运营成本等方面的显著优势。
本文的研究成果不仅为图书馆自动化管理提供了新的技术手段，也为相关领域的研究和应用提供了有益的参考和借鉴。
二、超高频RFID技术原理及特点超高频RFID（Radio Frequency Identification）技术是一种通过无线电信号识别特定目标并获取相关数据的无线通信技术。
其工作频率通常在860MHz~960MHz范围内，因此被称为超高频。
该技术在图书盘点机器人中的应用，显著提高了图书管理的效率和准确性。
技术原理：超高频RFID系统主要由标签（Tag）、阅读器（Reader）和天线（Antenna）三部分组成。
每个图书上都贴有RFID标签，标签中存储有图书的唯一识别码以及其他相关信息。
当图书进入阅读器的射频范围内时，阅读器会发出射频信号激活标签，标签将自身存储的信息通过天线以无线电波的形式发送至阅读器，阅读器接收到信息后进行解码和处理，最终将图书的信息传递给图书盘点机器人进行后续处理。
基于FPGA的高精度频率计设计实验一．实验目的1.熟悉数字存储示波器基本工作原理。
2.掌握硬件测频和测周的基本原理。
3.掌握在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。
二．实验内容1.结合数据采集、存储和触发模块的FPGA代码，理解DSO的基本工作原理。
2.编写FPGA代码完善DSO的频率计模块，实现高精度测频和测周功能。
三．预备知识1.了解综合实践平台硬件结构。
2.熟悉Xilinx ISE Design Suite 13.2开发环境使用方法。
3.熟悉Verilog HDL硬件描述语言的语法及运用。
四．实验设备与工具硬件：测试技术与嵌入式系统综合实践平台，PC机Pentium100 以上，XILINX USB调试下载器。
软件：PC机Win XP操作系统，Xilinx ISE Design Suite 13.2开发环境五．实验步骤1. 打开工程文件SYPT_FPGA.xise2. 打开freq_measure.v和period_measure.v文件，先根据定义好的模块端口输入输出信号，结合测频和测周的原理，在提示添加代码处补充代码：a. 测频模块（freq_measure.v）测频模块的基本功能是测量闸门时间内被测信号的脉冲个数。
实现过程如下：（1）由标准时钟计数产生一个预设闸门信号，然后用被测信号同步预设闸门信号产生实际闸门信号；要求：预设闸门时间可根据用户选择信号（select_parameter）在50ms、100ms、1s、10s 中切换。
具体代码如下图。
（2）标准时钟和被测信号在实际闸门内计数。
标准时钟的计数结果N s放到mea_cnt_fs 中，被测信号的计数结果为N x放到mea_cnt_fx中，输出以上计数结果，并同时输出测频完成标志mea_flag，具体代码如下图。
b. 测周模块（period_measure.v）测周模块的基本功能是把被测信号作为闸门信号，在它的一个周期的时间内，对标准时钟信号计数。
基于FPGA的高精度频率计设计摘要频率计是一种应用非常广泛的电子仪器，也是电子测量领域中的一项重要内容，而高精度的频率计的应用尤为广泛。
目前宽范围、高精度数字式频率计的设计方法大都采用单片机加高速、专用计数器芯片来实现。
传统的频率测量利用分立器件比较麻烦，精度又比较低，输入信号要求过高，很不利于高性能场合应用。
本论文完成了高精度数字频率计硬件设计和软件设计。
该数字频率计主要包括FPGA和单片机两大部分。
其中FPGA部分又可分为数据测量模块、FPGA和单片机接口模块、FPGA和数码管动态扫描部分。
FPGA部分采用verilog语言编写了电路的各模块电路，选用了当前比较流行的EDA开发软件Quartus II作为开发平台，所有模块程序均通过了编译和功能仿真验证。
对测频系统的设计流程、模型的建立和仿真做出了具体详细的研究，验证了该系统的正确性。
单片机部分采用C51编写了控制软件。
本设计中以FPGA器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能。
关键词：频率计，单片机，FPGA，电子设计自动化Design of High-accuracy Digital Frequency MeterBased on FPGAABSTRACTFrequency meter is a kind of electronic instrument applied widely. A kind of high-accuracy digital frequency meter is designed based on FPGA in this paper.At present extends the scope,the high accuracy digital frequency meter's design method to use the monolithic integrated circuit to add, the special-purpose counter chip mostly to realize high speed.The design of system hardware and system software is accomplished in the paper. System consists of FGPA and MCU. The circuit based on FPGA includes following some parts: data acquisition module, interface between FPGA and MCU, module scanning number tube. Every circuit module is realized by verilog.The platform of development is Quartus II and all modules procedure is demonstrated by compiling and simulation. Detailed research of design flow, model establishment and system simulation is done. The correctness of the system is demonstrated. The software based on MCU is programmed by C51.In this design takes the systems control by the FPGA component the core, its nimble scene alterability, may dispose ability again, is convenient to system's each kind of improvement, in does not change in hardware circuit's foundation also to be possible to further enhance system's performance.The system has the advantage of high-accuracy and convenience. It’s practicability of frequency meter is well.KEY WORDS: Frequency meter, MCU, FPGA, electronic design automation目录摘要........................................................................................................................................ I ABSTRACT .............................................................................................................................. I I 第1章绪论 (1)1.1研究背景及意义 (1)1.2国内外研究现状 (1)1.2.1 频率计的测量方法 (1)1.3EDA技术简介 (3)1.4本论文内容及安排 (4)第2章频率测量方法与原理 (6)2.1直接测频法 (6)2.2利用电路的频率特性进行测量 (7)2.2.1 电桥法测频 (8)2.2.2 谐振法测频 (8)2.2.3 频率—电压转换法测频 (8)2.3等精度测量法 (8)2.4本章小结 (10)第3章系统总体设计方案 (11)3.1频率计系统设计任务与分析 (11)3.1.1 频率计系统设计任务要求 (11)3.1.2 频率计系统设计任务分析 (11)3.2系统总体设计方案 (11)3.3FPGA内部功能模块设计 (12)3.4本章小结 (14)第4章系统的硬件电路设计 (15)4.1FPGA部分的硬件设计 (15)4.1.1 FPGA简介 (15)4.1.2 FPGA芯片的选型 (15)4.2单片机部分的硬件电路设计 (17)4.2.1 单片机的选型原则 (17)4.2.2 单片机控制电路的设计 (18)4.3外围电路设计 (19)4.3.1 键盘接口电路 (19)4.3.2 显示电路 (19)4.3.3 电源电路 (20)4.3.4 信号放大整形电路 (20)4.3.4 其它电路 (21)4.4本章小结 (22)第5章系统的软件设计 (23)5.1VERILOG HDL语言简介 (23)5.2QUARTUS II软件简介 (24)5.3基于EDA技术的设计方法 (25)5.3.1 自底向上的设计方法 (25)5.3.2 自顶向下的设计方法 (26)5.4FPGA内部功能模块设计 (26)5.4.1 D触发器模块 (27)5.4.2 32位高速计数器模块 (28)5.4.3 二选一选择器模块 (29)5.4.4 并—串转换接口模块 (31)5.4.5 串—并转换接口模块 (31)5.4.6 二进制数到8421BCD码转换模块 (32)5.4.7 LED动态扫描显示控制模块 (33)5.5单片机部分的软件设计 (35)5.6本章小结 (36)第6章结论 (37)致谢 (39)参考文献 (40)附录I 顶层原理图 (42)附录II VERILOG程序源代码 (43)基于FPGA的高精度频率计设计 1第1章绪论1.1 研究背景及意义在电子测量技术领域内，频率是一个最基本的参数。
基于FPGA的超高频RFID读写器设计[日期：2008-10-9 17:48:00] 作者：未知来源：射频识别技术(RFID)是利用射频方式进行远距离通信以达到物品识别目的，可用来追踪和管理几乎所有物理对象在工业自动化、商业自动化、交通运输控制管理、防伪等众多领域，甚至军事用途都具有广泛的应用前景，并且引起了广泛的关注1 引言RFID系统一般包括读写器和电子标签(或称应答器)2个部分RFID电子标签(Tag)由芯片与天线(Antenna)组成，每个标签具有惟一的电子编码标签附在物体上以标识目标对象RFID读写器(Reader)的主要任务是控制射频模块向标签发射读写信号，并接收标签的应答对标签信息进行解码，并将信息传输到主机以供处理根据应用的不同，阅读器可以是手持式或固定式本文重点介绍的就是读写器的开发EPC规范已经颁布第一代规范规范把标签细分为Class 0，Class 1，Class 2三种其中Class 0和Class 1标签都是一次写入多次读取标签，Class 0标签只能由厂商写入信息，用户无法修改，因而又称为只读标签，主要用于供应链管理)Class 1则提供了更多的灵活性，信息可由用户写入一次Class 0和Class 1标签采用不同的空中接口标准进行通信，因此两类标签不能互操作Class 2标签具备多次写入能力，并增加了部分存储空间用于存储用户的附加数据Class 2标签允许加入安全与访问控制、感知网络和Ad Hoc网络等功能支持目前EPCglobal正在制定第二代标签标准，即UHF Class l Generation 2(C1G2)C1G2具有随时更新标签内容的能力，保证标签始终保存最新信息EPC规范l_0版本包括EPC Tag数据规范、Class 0(900 MHz)标签规范、C1ass 1(13．56 MHz)标签接口规范、Class l(860～930 MHz)标签射频与逻辑通讯接口规范、物理标识语言(PhysicalMarkup Language，PML)本文重点介绍EPC Class 1读写器系统设计、数字部分设计及FPGA在数字实现上的应用由于U 频段RFID技术的应用还处在早期的发展阶段，符合EPCClass 1协议的读写器在国内还没有相关产品面世本文对相关开发有一定的参考价值2 EPC Class lb系统设计一个完整的RFID系统包括：读写器、天线、标签和PC机读写器完成对标签(Tag)的读写操作通过RS 232或RS 485总线完成PC机的命令接收和EPC卡号的上传图l是读写器的系统组成框图读写器组成包括与PC机的串口通信部分、单片机和FPGA组成的数字部分、射频部分RF单元实现和标签的通信，数字部分完成对射频部分的控制、回波命令解析PC机接收卡号实现上位机的控制下面对各模块做简单介绍2．1 PC 端RFID系统一般要将标签信息读取到计算机上，然后等待处理用户通过PC机可以实现读写器控制，完成对标签的读写操作读写器与PC机通信是基于RS 232总线，纠错算法是CRC—CCITT算法-图1-2．2 射频模块读写器对标签的读写是通过发送射频能量和对回波实现的射频模一方面将数字模块送来的信息完成调制并发送标签应答，射频模块接收回波信号将他解调成基带信号，送到数字模块2．3 数字模块数字模块由单片机(cygnal C8O51F126)、存储器(24Cz56)，FPGA(xl SlOO)组成单片机的功能有：(1)实现与PC机通信，接收PC机命令，完成解析下传到FPGA(2)将FPGA送来的EPC卡号加算CRC—CCITT校验上传PC机择Xilinx公司ISE6．2，仿真软件为Modelsim 5．7设计实现采取原理图和VHDL语言相结合的原则顶层模块采用原理图设计，功能模块采用VHDL语言实现(3)解决多卡碰撞，实现多卡读取由于FPGA实现多卡读取算法非常消耗FPGA资源，而且需要FPGA有大量的存储器资源存放读到的卡号，成本较高而如果由PC机实现多卡读取算法，则读取速度很难提高(4)实现对射频模块的锁相环频率控制以及功率控制读写器发射功率常需要调整，而且读写器有时需要在不同射频频率，甚至跳频下工作单片机通过对射频模块的锁相环控制实现对射频频率和功率的控制单片机采用CYGNAL公司的C8051F126内部有128 k的FLASH存储器和8 k的RAM，可以在5O MHz主频下工作FPGA 实现EPC Class l通信协议，接收单片机控制命令，将命令按照协议标准编码送到射频模块调制并发送，然后解调并接收射频模块送来的回波基带信号，将得到的标签信息发送给单片机FPGA 实现的EPC Class l命令的基本命令包括scrollid，scrollallid，pinged，quiet，talk，kill；编程命令programid，verifyid，lockid，eraseid 这些命令包括命令的发送和回波的解析根据发送命令不同，对应的发送命令格式也不相同，分为2类回波信号格式也根据命令的不同分为2类下面介绍FPGA实现的EPC Class 1协议3 FPGA实现的信号调制解调3．1 FPGA 器件及开发平台FPGA 选择Xilinx公司的SPART II XC2S100规模为1O万门，系统时钟选择40 MHz，满足要求开发软件选择Xilinx公司ISE6．2，仿真软件为Modelsim 5．7设计实现采取原理图和VHDL语言相结合的原则顶层模块采用原理图设计，功能模块采用VHDL语言实现3．2 结构框图从系统的结构图可以看出FPGA实现的调制解调部分包括：单片机接口(单片机的命令接收模块、向单片机发送数据模块)、复位信号产生模块、命令调制模块、命令接收模块-图2-单片机向FPGA发送数据采用对地址操作方式，单片机对FPGA读取数据采用查询方式FPGA整个工作过程：FPGA接收单片机控制命令，接收单片机命令模块将所收到的命令赋值给相应寄存器，同时复位信号产生模块根据单片机发送的命令产生复位信号(单片机写FPGA过程即为复位)命令调制模块根据单片机送来的命令以及相应控制字，输出相应的调制信号(bit— sent)输出到射频模块接收模块始终在检测回波数据，当检测到回波数据的帧头有效时通知读命令数据接收模块接收数据同时将接收到的数据送CRC校验模块校验，数据接收完成，CRC校验也即完成，CRC校验模块校验成功即产生CRCOK= l 表示读卡号成功，单片机查询到此位为高时通过MCU接口模块读卡号和CRC在Ping命令时，Ping命令接收模块判断命令发送模块此时发送的命令类型如果为Ping命令时，则接收数据，将接收的各槽数据及状态信息放在BIN DATA寄存器中3．3 关键功能模块(1)命令调制模块命令调制模块发送的命令必须符合EPC规范对信息编码要求以及命令格式要求信息编码占空比为1／8时钟表示“0”，占空比为3／8时钟表示“l”命令格式要求如图3所示，根据EPC规范，可以将命令格式分为3种，分别为ping命令格式、写卡(program)命令格式、读卡(scrolled)命令格式，具体命令格式参照文献[1]命令调制模块实现3种命令格式的调制命令调制模块设计采-图3-(2)Ping命令接收模块回波编码和发送编码方式不同，Ping命令和scrollid命令回波编码用“1010”表示l ，用“l100”表示0接收数据模块必须将回波调制信号解调成～0，1 信号Ping命令是基本多卡操作命令如图3所示，Ping命令的标签应答是在8个槽(bin)中应答，对应着不同的8组标签这样一次Ping命令可以判断8组标签提高了多卡效率．每一个槽(bin)信息用2个寄存器表示，BIN0(1：O)表示卡的状态信息：有卡、无卡、多卡BIN(7：O)表示槽的数据单片机根据槽状态信息决定是否读取槽数据．(3)scollid命令数据接收模块scrollid以及scrollallid，verifyid命令的回波格式相同，接收方式相同．回波格式如图4所示-图4-一帧完整回波包括帧头(F7H)，16位CRC，96位或64位EPC DATA接收模块采用检测帧头的方式，通过一个32位移位寄存器(1 b数据由4 个状态信息表示)检测帧头，帧头有效则读数据模块解调回波数据，解调数据存储在EPC DATA寄存器中同时将检测到的bits送到CRC校验(4)CRC校验模块CRC模块对数据接收模块检测到的数据按照CRC—CCITT算法校验，校验通过则产生CRCOK=”1”单片机根据此状态读取EPC DATA CRC—CCITT算法实现采用串行方式程序非常简单，而且节省FPGA资源节选代码如下：xOr_flag_en：process(elk)beginif elk== …0‟ and elk event thenif en ==‟l‟ thenif crc_bur(15)== …1‟ thencrc bur< = (crc bur(14 downto O)＆data_in)xor”OOO1OOOOOO1OOOO1”：xor_flag<= …l‟else erc_buf <=crc_buf(14 downto O)＆data_in ：xor_flag< = …0‟；end if；else crc_buf< =”111ll111111llll1”;endif；endif；end prOcess4 结语FPGA实现了对EPC Classl 96位和64位卡的读写操作命令，读写成功率非常高，能实现8 m距离的正常读，多卡读取速度快读写器和标签的读写速率为上行70 kb／s，下行140 kb／s此读写器也已经在批量生产，投放市场在读写器设计过程中仍有几方面问题需要进一步改善一是Ping命令回波没有CRC校验，所以Ping命令的回波检测成功率不够高，影响多卡速度；另一方面，当回波信号信噪比不高时，接收成功率下降速度很快同时，在读写器设计过程中发现EPC标签的一些问题其中突出的是，调试发现96位标签在应答时存在累积周期差，不能和读写器的时钟同步标签锁相环不够准确，给读写器的设计带来不小难度。
