微机原理第5章 习题答案 (修复的)1
- 格式:doc
- 大小:606.00 KB
- 文档页数:4
5.1 RAM和ROM的主要特点和区别是什么?【解答:】ROM (只读性存储器)的特点足在一般情况下,ROM屮的信息只能读出不能写入,ROM 屮的内客是非易失性的,掉电后信息也不会丢失。
RAM (随机存储器)的特点是K•内容在工作时既可以读出也可以随时写入,但是其中的内容是易失性的,棹电后信息会丢失。
5.2术语“非易失性存储器”足什么意思?PROM和EPROM分别代表什么意思?【解答:】“非易失性存储器”是指掉电后信息不会丢失。
PROM是可编程ROM, EPROM可擦除可编程ROM。
5.3何谓静态RAM?何谓动态RAM?他们的特点各足什么?【解答:】以双稳态电路作力基本存储申.元來保存信息的RAM称力静态RAM (SRAM),其特点是:只要不断电,信息不会丢失;访问速度快,但集成度较低,一般用于Cache采用SRAM。
以晶体管栅极电界的充放电来存储二进制信息的RAM称为动态RAM,其特点足:电界上的电荷会随吋间而泄露,因此DRAM需耍定吋刷新;DRAM集成度较高,因此行列地址线复用,一般闪存采用DRAM构成。
5.4较大容量的RAM为什么总是采用矩阵形式?【解答:】这种形式便于采用双译码结构,地址线分为行、列W部分,分开译码,可以极大的减少地址译码器的输出线,简化电路。
5.5下列RAM芯片各需要多少个地址引脚?(1)16Kxlb (2) lKx4b (3) 2Kx8b【解答:】分別是log216K = 14,log2lK 二10,log22K = ll 根5.6设有一个具有14位地址和8位字长的存储器,fuj:(1)该存储器能存储多少字节的信息?(2)如果存储器由IKxlb静态RAM芯片组成,需多少芯片?(3)需要多少位地址作芯片选择?(4)改用4Kx4b的芯八,试凼出与总线连接框图。
【解答:】(1)注意问的是:能存储多少字节已知存储器具冇14位地址,且8位字长,所以是214字节,即16K字节(16KB)。
第5章 控制系统的李雅普诺夫稳定性分析习题与解答5.3 试用李雅普诺夫稳定性定理判断下列系统在平衡状态的稳定性。
1123-⎡⎤=⎢⎥-⎣⎦x x解 由于题中未限定利用哪一种方法,且系统为线性定常系统,所以利用李雅普诺夫第一方法比较合适。
经计算知矩阵1123-⎡⎤⎢⎥-⎣⎦的特征根为20-。
由于第一方法关于线性系统稳定性的结果是的全局性的,所以系统在原点是大范围渐近稳定的。
5.11 利用李雅普诺夫第二方法判断下列系统是否为大范围渐近稳定:1123-⎡⎤=⎢⎥-⎣⎦x x解 令矩阵11121222p p p p ⎡⎤=⎢⎥⎣⎦P 则由T+=-A P PA I 得1112111212221222121110132301p p p p p p p p ---⎡⎤⎡⎤⎡⎤⎡⎤⎡⎤+=⎢⎥⎢⎥⎢⎥⎢⎥⎢⎥---⎣⎦⎣⎦⎣⎦⎣⎦⎣⎦ 解上述矩阵方程,有11111211122222122212742413420 826158p p p p p p p p p p ⎧=-+=-⎧⎪⎪⎪-+=⇒=⎨⎨⎪⎪-=-⎩=⎪⎩即得1112122275485388p p p p ⎡⎤⎡⎤⎢⎥==⎢⎥⎢⎥⎣⎦⎣⎦P 因为111211122275717480 det det05346488p p P p p ⎡⎤⎡⎤⎢⎥=>==>⎢⎥⎢⎥⎣⎦⎣⎦可知P 是正定的。
因此系统在原点处是大范围渐近稳定的。
系统的李雅普诺夫函数及其沿轨迹的导数分别为T 221122T T 22121()(14103)08()()0V x x x x V x x ==++>=-=-=-+<x x Px x x Qx x x 又因为lim ()V →∞=∞x x ,所以系统在原点处大范围渐近稳定。
5.12 给定连续时间的定常系统1222122(1)x x x x x x ==--+试用李雅普诺夫第二方法判断其在平衡状态的稳定性。
解易知(0, 0)为其唯一的平衡状态。
微机原理与接口技术(楼顺天第二版)习题解答第5章总线及其形成5.1 微处理器的外部结构表现为数量有限的输入输出引脚,它们构成了微处理器级总线。
5.2 微处理器级总线经过形成电路之后形成了系统级总线。
5.3 答:总线是计算机系统中模块(或子系统)之间传输数据、地址与控制信号的公共通道,它是一组公用导线,是计算机系统的重要组成部分。
采用标准化总线的优点是:①简化软、硬件设计。
②简化系统结构。
③易于系统扩展。
④便于系统更新。
⑤便于调试与维修。
5.4 答:在微型计算机应用系统中,按功能层次可以把总线分成:片内总线、元件级总线、系统总线与通信总线。
5.5 答:RESET为系统复位信号,高电平有效,其有效信号至少要保持四个时钟周期,且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即:(CS)=0FFFFH,(IP)=0000H。
5.6 8086CPU复用的引脚有AD15~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
8088CPU复用的引脚有AD7~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
5.7 答:设置引脚复用主要是可以减少引脚数量。
CPU通过分时复用解决地址线与数据线的复用问题。
ALE为地址锁存使能信号在总线周期的T1周期有效,BHE为高8位数据线允许,在T1周期有效,需要锁存器锁存,在需要使用高8位数据线时使用。
5.8 答:高阻态可做开路理解。
可以把它看作输出(输入)电阻非常大。
5.9 答:RESET(Reset):复位信号,输入,高电平有效。
CPU 收到复位信号后,停止现行操作,并初始化段寄存器DS、SS、ES,标志寄存器PSW,指令指针IP与指令队列,而使CS=FFFFH。
RESET信号至少保持4个时钟周期以上的高电平,当它变成低电平时,CPU执行重启动过程,8086/8088将从地址FFFF0H开始执行指令。
习题五一. 思考题⒈半导体存储器主要分为哪几类?简述它们的用途和区别。
答:按照存取方式分,半导体存储器主要分为随机存取存储器RAM(包括静态RAM和动态RAM)和只读存储器ROM(包括掩膜只读存储器,可编程只读存储器,可擦除只读存储器和电可擦除只读存储器)。
RAM在程序执行过程中,能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说,RAM中存储的信息在断电后会丢失,是一种易失性存储器;但目前也有一些RAM 芯片,由于内部带有电池,断电后信息不会丢失,具有非易失性。
RAM的用途主要是用来存放原始数据,中间结果或程序,与CPU或外部设备交换信息。
而ROM在微机系统运行过程中,只能对其进行读操作,不能随机地进行写操作。
断电后ROM中的信息不会消失,具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同,随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点,适用于对速度要求较高的高速缓冲存储器;MOS型存储器具有集成度高、功耗低、价格便宜等特点,适用于内存储器。
⒉存储芯片结构由哪几部分组成?简述各部分的主要功能。
答:存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心,它由多个基本存储单元组成,每个基本存储单元可存储一位二进制信息,具有0和1两种状态。
每个存储单元有一个唯一的地址,供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址,该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中,访问地址由地址锁存器提供,存储单元地址由地址锁存器输出后,经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”,选择与此地址相对应的存储单元,以便对该单元进行读\写操作。
5.10为什么输人接口的数据缓冲寄存器必须有三态输出功能,而输出接口却不需要?解:输人接口的数据缓冲寄存器的谕出端是直接接在数据总线上的,如果数据寄存器没有三态输出功能,则无论数据寄存器被寻中还是未被寻中,其数据都会被送上数据总线,若此时总线上真正要传送的数据与该输人缓存器的内容不一致时,就会发生总线冲突。
所以输人接口的数据缓冲寄存器必须有三态输出功能,以便接口未被寻中时,其输出端处于高阻态而与总线隔离。
对于输出接口来说,其输人端与数据总线相连,而输出端与外设相连,因此其输出不影响总线状态;并且外设一般只与一个输出数据缓存器相连,所以输出接口的数据缓存器无需三态输出功能。
5.11已知PC 机系统中某接口板的I/O 端口译码电路如图5.4所示,试分析出各I/O 端 口和I/O 芯片的端口地址或地址范围。
解:74LS138使能信号12B G G 、的逻辑表达式为:19G A =27654B G A A A A = 即仅当9754A A A A = 11111时,使能信号1G = 1, 2B G = 0有效。
此时,若328A A A = 000, 0Y =0; 328A A A =001, 1Y =0; 328A A A =111, 7Y = 0;所以,各I/O 芯片的地址范围为: I/O 芯片1:1111110000B —11111100113B 即3F0H 一3F3H;I/O 芯片2: l011110100B--1011110111.即2F4H 一2F7H;I/O 芯片3:1111111100B 一11111111113,即3FCH 一3FFH0Y 译出的地址范围2F0H~2F3H 再经一级74LS139译码器对1A 和0A 进行二次译码。
分 别得到4个读端口和4个写端口。
各I/O 端口的地址为:输出口1和输人口1为2F0H ;输出口2和输入口2为2F1H;输出门3和输入口3为2F2H;输出口4和输入口4为2F3H5.12已知PC.机系统中某接口板的板地址译码电路如图5.5所示。
第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入/输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中,___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段,其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
(T )2.采用统一编址方式时,CPU对I/O设备的管理是用访问内存的指令实现的。
(T )3.无条件传送是一种最简单的输入/输出传送,一般只用于简单、低速的外设的操作。
(T )4.中断方式的特点是改CPU的被动查询为主动响应。
(F )5.DMA控制器是一个特殊的接口部件,它有主、从两种工作状态。
(T )三、思考题1.外设为何必须通过接口与主机相连?存储器与系统总线相连需要接口吗?为什么?答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件,I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类?答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种?各自的特点如何?答: 系统对I/O端口的地址分配有两种编址方式:统一编址和独立编址。
2114: 128片,10位和6位。
6116: 32片,11位和5位。
6264: 8片,13位和3位。
5.42114:611662646.4stack segment stack 'stack'dw 32 dup(0)stack endscode segmentstart proc farassume ss: stack, cs: codepush dssub ax, axpush axCALL I6116 ;调用写入6116子程序MOV AH, 2 ;回车换行MOV DL, 0DHINT 21HMOV DL, 0AHINT 21HCALL O6116 ;调用读出6116子程序ret;写入6116:将键入字符的ASCII码写入6116I6116 PROCMOV BL, 0 ;定义页地址码(16个地址为一页)MOV CX, 128 ;定义页数LOP1: PUSH CXMOV DX, 380H ;将页地址从74LS273输出MOV AL, BLOUT DX, ALMOV CX, 16 ;定义页内单元数MOV DX, 390H ;将键入数写入16个单元LOP2: MOV AH, 1INT 21HOUT DX, ALINC DXLOOP LOP2INC BL ;换页POP CXLOOP LOP1 ;页数未满换页重新写入16个单元RETI6116 ENDP;读出6116:将写入6116的数据读出送显示O6116 PROCMOV BL, 0MOV CX, 128LOP3 PUSH CXMOV DX, 390HMOV AL, BLOUT DX, ALMOV CX, 16MOV DX 380H ;将16个单元的数据送显示LOP4: IN AL, DXPUSH DXMOV DL, AL ;将6116中读出的ASCII码送DLMOV AH, 2 ;2号功能调用显示DL中的字符INT 21HPOP DXINC DXLOOP LOP4INC BLPOP CXLOOP LOP3RETO6116 ENDPend start6.5stack segment stack 'stack'dw 32 dup(0)stack endscode segmentstart proc farassume ss: stack, cs: codepush dssub ax, axpush axMOV AH, 2 ;用2号功能调用输出字符,调用号送AHMOV CX, 100 ;字符个数送计数器MOV DX, 380HWAIT0: IN AL, DX ;从244读入TEST AL, 80H ;测试状态位是否为0JNZ WAIT0 ;不为0,等待继续测试状态WAIT1: IN AL, DX ;状态为0,继续读入TEST AL, 80H ;测试状态是否为1JZ WAIT1 ;不为1,等待继续测试状态IN AL, DX ;状态为1,读入数据即ASCII码AND AL, 7FH ;去掉状态位MOV DL, AL ;ASCII码送DL,输出字符INT 21HLOOP WAIT0-3 ;跳到给DX赋值380H的MOV指令,该指令为3字节retstart endpcode endsend start。
李伯成《微机原理》习题第一章本章作业参考书目:①薛钧义主编《微型计算机原理与应用——Intel 80X86系列》机械工业出版社2002年2月第一版②陆一倩编《微型计算机原理及其应用(十六位微型机)》哈尔滨工业大学出版社1994年8月第四版③王永山等编《微型计算机原理与应用》西安电子科技大学出版社2000年9月1.1将下列二进制数转换成十进制数:X=10010110B=1*27+0*26+0*25+1*24+0*23+1*22+1*21 +0*21=128D+0D+0D+16D+0D+0D+4D+2D=150DX=101101100B=1*28+0*27+1*26+1*25+0*24+1*23+1*22+0*21+0*20=256D+0D+64D+32D+0D+16D+4D+0D=364DX=1101101B=1*26+1*25+0*24+1*23+1*22+0*21 +1*20=64D+32D+0D+8D+4D+0D+1D=109D1.2 将下列二进制小数转换成十进制数:(1)X=0.00111B=0*2-1+0*2-2+1*2-3+1*2-4+1*2-5=0D+0D+0.125D+0.0625D+0.03125D=0.21875D(2) X=0.11011B=1*2-1+1*2-2+0*2-3+1*2-4+1*2-5=0.5D+0.25D+0D+0.0625D+0.03125D=0.84375D(3) X=0.101101B=1*2-1+0*2-2+1*2-3+1*2-4+0*2-5+1*2-6=0.5D+0D+0.125D+0.0625D+0D+0.015625D=0.703125D1.3 将下列十进制整数转换成二进制数:(1)X=254D=11111110B(2)X=1039D=10000001111B(3)X=141D=10001101B1.4 将下列十进制小数转换成二进制数:(1)X=0.75D=0.11B(2) X=0.102 D=0.0001101B(3) X=0.6667D=0.101010101B1.5 将下列十进制数转换成二进制数(1) 100.25D= 0110 0100.01H(2) 680.75D= 0010 1010 1000.11B1.6 将下列二进制数转换成十进制数(1) X=1001101.1011B =77.6875D(2) X=111010.00101B= 58.15625D1.7 将下列二进制数转换成八进制数(1)X=101011101B=101’011’101B=535Q(2) X=1101111010010B=1’101’111’010’010B=15722Q(3) X=110B=6Q1.8 将下列八进制数转换成二进制数:(1)X=760Q=111'110'000B(2)X=32415Q=11'010'100'001'101B1.9 将下列二进制数转换成十六进制数:X=101 0101 1110 1101B= 5 5 E D HX= 1100110101'1001B= 11 0011 0101 1001B= 3 3 5 9HX= 1000110001B= 10 0011 0001 B= 2 3 1 H1.10 将下列十六进制数转换成二进制数:X= ABCH= 1010 1011 1100 BX=3A6F.FFH = 0011 1010 0110 1111.1111 1111BX= F1C3.4B =1111 0001 1100 0011 . 0100 1011B1.11 将下列二进制数转换成BCD码:(1) X= 1011011.101B= 1'011'011.101B= 91.625d=1001 0001.0110BCD(2) X=1010110.001B= 1’010’110.001 =126.1 BCD1.12 将下列十进制数转换成BCD码:(1)X=1024D=0001 0000 0010 0100 BCD(2)X=632 = 0110 0011 0010 BCD(3)X= 103 = 0001 0000 0011 BCD1.13 写出下列字符的ASCI I码:A 41H 65D 0100 0001B9 39H 47D* 2AH 42D= 3DH 45D!21H 33D1.14 若加上偶校验码,下列字符的ASCII码是什么?字符原码加上偶校验码之后B 42H,0100 0010B 42H,0100 0010B4 34H,0011 0100B B4H,1011 0100B7 37H,0011 0111B B7H,1011 0111B= 3DH,0011 1101B BDH,1011 1101B!21H,0010 0001B 21H,0010 0001B?3FH 0011 1111B 3FH,0011 1111B1.15 加上奇校验,上面的结果如何?字符原码加上奇校验码之后B 42H,0100 0010B C2H,1100 0010B4 34H,0011 0100B 34H,0011 0100B7 37H,0011 0111B 37H,0011 0111B= 3DH,0011 1101B 3DH,0011 1101B!21H,0010 0001B A1H,1010 0001B?3FH 0011 1111B BFH,1011 1111B1.16 计算下式:(1)[‘B’/2+ABH-11011001B]*0.0101BCD=(42H/2+ABH-D9H)*0.21 BCD = = F3H*0.21 BCD =(-DH) *0.21 BCD= -2.73D(2) 3CH –[(84D)/(16Q)+’8’/8D]= 60D-[84D/14D+(56/8)]=60D-[13]D==47D1.17 对下列十进制数,用八位二进制数写出其原码、反码和补码:(正数的反码与原码相同,负数的反码除符号位之外其余各位按位取反。
第4章习题参考答案
1. 按存储器在计算机中的作用,存储器可分为哪几类?简述其特点。
答:
存储器根据其在计算机系统中的作用分主存储器(内存)、辅助存储器(外存)和高速缓冲存储器。
主存储器用来存CPU可直接访问的程序和数据,其特点是速度高容量较少、每位价格高。
外存储器用于存放当前不活跃的程序和数据,其速度慢、容量大、每位价格低。
高速缓冲存储器主要用于在两个不同工作速度的的部件之间起缓冲作用,如CPU和内存间,其存取速度要比内存高,当然容量较小。
2. 什么是RAM和ROM?RAM和ROM各有什么特点?
答:
RAM是随机存储器,指计算机可以随机地、个别地对各个存储单元进行访问(读写),访问所需时间基本固定,同时其一般具有信息易失性,即当失去电源后,存储在RAM中的信息全部丢失。
ROM是只读存储器,对其内容只能读,不能写入。
它的内容一般是预先写入后不再随着计算机程序的运行而改变。
ROM通常用来存放固定不变的程序、汉字字型库及图形符号等,由于它和读写存储器分享存储器的同一个地址空间,故人属于主存储器的一部分。
与RAM相比,其信息具有非易失性,即掉电后ROM中的信息仍会保留。
3. 什么是多层次存储结构?它有什么作用?
答:
存储器的性能是计算机性能的最主要指标之一,其目标是大容量、高速度和低成本。
因此,应该在系统结构的设计上扬长避短,采用多层存储结构构成一个较为合理的存储系统。
多层存储结构是一个金字塔的结构,距塔尖最近的(即与CPU越近)速度越快,容量越小,单位价格也较贵;距塔尖最远的容量较大,而速度较慢,单位价格也较便宜。
其作用是获得最佳性价比。
5.主存储器的主要技术指标有哪些?
答:
主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。
6. 8086CPU与存储器连接时要考虑哪几方面的因素?
答:
由于8086是16位CPU,需要的数据线应该是16位,一般芯片是8位,就需要配对组成16位的数据;利用译码器产生片选信号。
7. 若用1K×1位的RAM芯片组成16K×8位的存储器需要多少片芯片
在CPU的地址线中有多少位参与片内寻址多少位用做芯片组选择信号答:
每片RAM的容量是1K×1位,要组成1K×8位的存储器需要8片,所以共需要16×8=128片。
CPU的A1~A10共10位参与片内寻址,其余可用于片选信号。
8. 在8086系统中,若要从存储器奇地址体中读1个字节数据,列出存储器有关的控制信号和它们的有效逻辑电平信号。
答:高位字节有效信号,低电平;读信号,高电平;写信号,高电平;M/
存储器/IO访问信号,高电平。
9. 在8086系统中,试用4K×8位的EPROM2732和2K×8位的静态6116以及74LS138译码器,构成一个16KB的ROM(从F0000H开始)和8KB 的RAM(从C0000H开始),设CPU工作于最小模式。
试画出硬件连接图,写出ROM和RAM的地址范围。
答:
(1)芯片选择
系统设计要求ROM扩充16KB,由于芯片容量是4K×8位的2763,故需要4片。
同理,RAM需要4片6116。
(2)地址分配表
根据选择的芯片进行地址分配,A0单独列出,用于和分别作为偶地址体和奇地址体的选择信号之一。
由于芯片分别是4KB和2KB,这样其片内寻址需要的地址线分别是12根和11根。
因此,A12~A1作为片内寻址与4KB的ROM地址连接;A11~A1作为片内寻址与2KB的RAM地址连接。
这样,产生片选信号的地址就应该是A19~A13.
根据题目要求,分配给ROM和RAM的地址分别从F0000H和C0000H开始,填写地址分配表为:
表9-1 地址分配表
A19A18A17A16A15A14A13A12A11…A1A0
ROM0 1 1 1 1 000 0 0 …0 0 1 1 1 1 000 1 1 … 1 1
ROM1 1 1 1 1 00 1 0 0 …0 0 1 1 1 1 00 1 1 1 … 1 1
RAM0 1 1 00000 0 0 …0 0 1 1 00000 0 1 … 1 1
RAM1 1 1 00000 1 0 …0 0 1 1 00000 1 1 … 1 1
(3)寻址范围
ROM的地址寻址范围是F0000H~F3FFFH,RAM的地址寻址范围是C0000H~C1FFFH。
(4)连接信号
A0作为偶地址体选择信号,作为奇地址体选择信号,A12~A1作为片内寻址地址用A19~A13产生片选信号。
由表9-1可知,在A19~A13中,发生变化的地址有A17,A16和A13。
利用74LS138译码器的功能,将A17,A16和A13作为74LS138的输入线,A19,A15和A14作为74LS138的控制线,再加上M/控制信号。
(5)译码
由于74LS138的输入是按A17,A16和A13的顺序连接到C、B、A输入端的,所以得到:
A17A16A13
输出
C B A
ROM0 1 1 0 1 1 0
ROM1 1 1 1 1 1 1
RAM0 000 000
RAM1 000
000
C
B
A
(6)硬件连接图
74LS138连线图如上
A1 D15
RD
Y6
A1 5 RD WR
Y0
A12。