当前位置：文档之家 › 实验六计数器及其应用

实验六计数器及其应用

  • 格式：docx
  • 大小：206.16 KB
  • 文档页数：8

实验六计数器及其应用

实验六计数器及其应用

一、实验目的

1、学习用集成触发器构成计数器的方法

2、掌握中规模集成计数器的使用及功能测试方法

3、运用集成计数计构成1/N分频器

二、实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、用D触发器构成异步二进制加／减计数器

图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。

图6－1 四位二进制异步加法计数器

若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。

2、中规模十进制计数器

CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。

图6－2 CC40192引脚排列及逻辑符号

图中LD—置数端CP U—加计数端CP D—减计数端

CO—非同步进位输出端BO—非同步借位输出端

D0、D1、D2、D3—计数器输入端

Q0、Q1、Q2、Q3—数据输出端CR—清除端

CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下： 当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D输入，表6－2为8421码十进制加、减计数器的状态转换表。

加法计数

表6－2

减计数

3、计数器的级联使用

一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。

图6－3是由CC40192利用进位输出CO控制高一位的CP U端构成的加数级联图。 图6－3 CC40192级联电路

4、实现任意进制计数

(1) 用复位法获得任意进制计数器

假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。如图6－4所示为一个由CC40192十进制计数器接成的6进制计数器。

(2) 利用预置功能获M进制计数器

图6－5为用三个CC40192组成的421进制计数器。

外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。

图6－4 六进制计数器图6－5 421进制计数器 图6－6是一个特殊12进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数。如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192(2)〔时十位〕直接置成0000，而CC40192(1)，即时的个位直接置成0001，从而实现了1－12计数。

图6－6 特殊12进制计数器

三、实验设备与器件

1、＋5V直流电源

2、双踪示波器

3、连续脉冲源

4、单次脉冲源

5、逻辑电平开关

6、逻辑电平显示器

7、译码显示器

8、CC4013×2（74LS74）CC40192×3（74LS192）

CC4011（74LS00）CC4012（74LS20）

四、实验内容

1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。

(1) 按图6－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接逻辑电平显示输入插口，各S D接高电平“1”。 (2) 清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。

(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。

(4) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。

（5）将图6－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，

2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供，清除端CR 、置数端LD 、数据输入端D 3 、D 2、D 1、D 0 分别接逻辑开关，输出端 Q 3、Q 2、Q 1、Q 0接实验设备的一个译码显示输入相应插口A 、B 、C 、D ；CO 和BO 接逻辑电平显示插口。按表6－1逐项测试并判断该集成块的功能是否正常。

(1) 清除

令CR=1，其它输入为任意态，这时Q 3Q 2Q 1Q 0＝0000，译码数字显示为0。清除功能完成后，置CR ＝0 (2) 置数

CR ＝0，CP U ，CP D 任意，数据输入端输入任意一组二进制数，令LD = 0，观察计数译码显示输出，预置功能是否完成，此后置LD

＝1。 (3) 加计数

CR ＝0，LD ＝CP D ＝1，CP U 接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U 的上升沿。 (4) 减计数

CR ＝0，LD ＝

CP U ＝1，CP D 接单次脉冲源。参照3)进行实验。

3、图6－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉

4、将两位十进制加法计数器改为两位十进制减法计数器，实现由99—00递减计数，记录之。

5、按图6－4电路进行实验，记录之。

6、按图6－5，或图6－6进行实验，记录之。

五、实验总结

1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。

2．该实验应该注意电路的联线，同时要求熟练掌握各个芯片的使用方法。

3．对74LS161、74LS90有更深一步了解，加深了同学们对由74LS161、74LS90组成的计数器的工作原理的理解，同时对书本的知识加深了理解。

4. 同学们学会用集成电路构成计数器的方法，掌握中规模集成计数器的使用及功能测试方法。

合集下载

单片机计数器实验报告

单片机计数器实验报告

计数器实验报告

㈠ 实验目的

1.学习单片机内部定时/计数器的使用和编程方法；

2.进一步掌握中断处理程序的编程方法。

㈡ 实验器材

1.G6W仿真器一台

2.MCS—51实验板一台

3.PC机一台

4.电源 一台

5.信号发生器一台

㈢ 实验内容及要求

8051内部定时计数器，按计数器模式和方式1工作，对P3.4（T0）引

脚进行计数，使用8051的T1作定时器，50ms中断一次，看T0内每50ms

来了多少脉冲，将计数值送显（通过LED发光二极管8421码来表示），1

秒后再次测试。

㈣ 实验说明

1.本实验中内部计数器其计数器的作用，外部事件计数器脉冲由P3.4引

入定时器T0。单片机在每个机器周期采样一次输入波形，因此单片机

至少需要两个机器周期才能检测到一次跳变，这就要求被采样电平至

少维持一个完整的机器周期，以保证电平在变化之前即被采样，同时

这就决定了输入波形的频率不能超过机器周期频率。

2.计数脉冲由信号发生器输入（从T0端接入）。

3.计数值通过发光二极管显示，要求：显示两位，十位用L4～L1的8421

码表示，个位用L8～L5的8421码表示

4.将脉搏检查模块接入电路中，对脉搏进行计数，计算出每分钟脉搏跳动

次数并显示

㈤ 实验框图(见下页)程序源代码

ORG 00000H

LJMP MAIN

ORG 001BH ;T0的中断入口地址

AJMP MAIN1

MAIN:

MOV SP,#60H

MOV TMOD,#15H ;设置T1做定时器,T0做计数器,都于方式1工作

MOV 20H,#14H ;装入中断次数

MOV TL1,#0B0H ;装入计数值低8位

MOV TH1,#3CH ;装入计数值高8位

MOV TL0,#00H 计数器主程序框图

中断返回恢复现场N

Y是否到

1秒？

显示置T1定时常数INT＿T1入口

保护现场

清T0计数值

中断服务程序框图开 始

置T0，T1模式及初始值

设置初始常数

开中断

等 待

MOV TH0,#00H

SETB TR1 ;启动定时器T1

数字电路实验讲义

数字电路实验讲义

数字电路实验讲义

课题：实验一门电路逻辑功能及测试 课型：验证性实验

教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法

重点：熟悉门电路逻辑功能。

难点：用与非门组成其它门电路

教学手段、方法：演示及讲授

实验仪器：

1、示波器；

2、实验用元器件

74LS00 二输入端四与非门 2 片

74LS20 四输入端双与非门 1 片

74LS86 二输入端四异或门 1 片

74LS04 六反相器 1 片

实验内容：

1、测试门电路逻辑功能

（1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1 接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。

（2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。

2、逻辑电路的逻辑关系

（1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。

（2）写出两个电路的逻辑表达式。

3、利用与非门控制输出

用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。

4、用与非门组成其它门电路并测试验证。

（1） 组成或非门： 用一片二输入端四与非门组成或非门BABAY，画出电路图，测试并填表1.4。

（2） 组成异或门：

① 将异或门表达式转化为与非门表达式；

② 画出逻辑电路图；

③ 测试并填表1.5。

5、异或门逻辑功能测试

（1） 选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。

（2） 将电平开关按表1.6 的状态转换，将结果填入表中。

6、逻辑门传输延迟时间的测量

用六反相器74LS04 逻辑电路按图1.6 接线，输入200Hz 连续脉冲（实验箱脉冲源），将输入脉冲和输出脉冲分别接入双踪示波器Y1、Y2 轴，观察输入、输出相位差。

数字电路试验指导书

数字电路试验指导书

数字电路试验指导书

第一篇数字电路实验指导书

实验一集成逻辑门功能测试及数字盒的使用I.实验目的

1、了解数字实验箱的原理，掌握其使用方法2、掌握基本门电路逻辑功能的测试方法3、了解ttl和cmos器件的使用特点二、实验一起及实验器件1、数字实验箱

2.20MHz双道示波器3。500万用表4。实验装置：

74ls001片cd40011片74ls861片cd40111片三、实验任务

（一） 数字实验箱的使用

1、用500型万用表分别测出固定直流稳压源的出去电压值

2.用500万用表分别测量16个高、低电平信号源和单脉冲信号源的高、低电平值，观察

察单次脉冲前后沿的变化

3.用示波器测量连续脉冲源的频率范围和振幅Vp-p值

4、分别用十六路高低电平信号源：单次脉冲信号源检查十六路高低电平指示灯的好坏（二）集成逻辑门的功能测试

1.分别写出74ls00、74LS86、CD4011和CD4011的逻辑表达式，列出它们的真表值，并

对其逻辑功能进行静态测试

2.使用74ls00完成以下逻辑功能，编写逻辑表达式，绘制逻辑图并测试其功能。4、

预览需求

1、复习数字试验箱的组成和工作原理

2.分别检查TTL和CMOS电路的命名和使用规则。3.仔细参考实验装置的功能表和引脚图

4、列出实验任务的记录数据表格，写出实验的方法、步骤，画出实验电路

实验二集成逻辑门的参数测试I.实验目的

1、熟悉集成逻辑门主要参数的意义2、掌握集成逻辑门主要参数的测试方法3、了解ttl器件和cmos器件的使用特点二、实验仪器与器件1、数字实验箱 2.20MHz双道示波器3。500万用表4。实验装置：

74ls201片cd40121片三、实验任务

1.TTL与非门主要参数测试

实验6 计数器及其应用

实验6 计数器及其应用

实验七 计数器及其应用

一、实验目的

1、学习用集成触发器构成计数器的方法

2、掌握中规模集成计数器的使用及功能测试方法

3、运用集成计数计构成1/N分频器

二、实验设备与器件

1、 ＋5V直流电源 2、 双踪示波器

3、 连续脉冲源 4、 单次脉冲源

5、 逻辑电平开关 6、 逻辑电平显示器

7、 译码显示器

8、 CC4013×2（74LS74） CC40192×3（74LS192）

CC4011（74LS00） CC4012（74LS20）

三、实验内容

1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。

(1) 按图7－1接线，RD 接至逻辑开关输出插口，将低位CP0 端接单次脉冲源，输出端Q3、Q2、Q3、Q0 接逻辑电平显示输入插口，各SD接高电平“1”。

图7－1 四位二进制异步加法计数器

(2) 清零后，逐个送入单次脉冲，观察并列表记录 Q3～Q0 状态。

CP Q3 Q2 Q1 Q0

0

1

2

3 4

5

6

7

8

9

10

11

12

13

14

15

16

(3) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形，描绘之。

(5) 将图7－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录Q3～Q0 的状态。

2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能

计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D；CO和BO接逻辑电平显示插口。按下表逐项测试并判断该集成块的功能是否正常。