利用译码与数据选择器实现组合逻辑函数法

数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。

2．二进制数转换成十进制数的方法为：按权展开法。

3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。

4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。

5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。

称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。

对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。

7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。

对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。

8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。

，保证了各相邻行(列)之间只有一个变量取值不同。

9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。

求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。

10．逻辑问题分为完全描述和非完全描述两种。

如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。

如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。

页眉内容1．一位十六进制数可以用 C 位二进制数来表示。

2．十进制数25用8421BCD 码表示为 B 。

3. 以下表达式中符合逻辑运算法则的是 D 。

A . １B . ２C . ４D . 16 A .10 101 B .0010 0101 C . D .10101 A .C ·C =C 2 B .1+1=10 C .0<1 D .A +1=14. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ 5．A+BC= C 。

6．在何种输入情况下，“与非”运算的结果是逻辑0。

DA. nB. 2nC. n 2D. 2n A .A +B B.A +C C.（A +B ）（A +C ） D.B +C A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是17. 以下电路中可以实现“线与”功能的有 C 。

8．以下电路中常用于总线应用的有 A 。

A .与非门B .三态输出门C .集电极开路门D . C M O S 与非门 A .T S L 门 B .O C 门 C . 漏极开路门D .C M O S 与非门9．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。

10.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。

A .5B .6C .10D .50 A .1 B .2 C .4 D .1611．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。

A .3X A A X A A X A A X A A 01201101001+++B .001X A AC .101X A AD .3X A A 0112.一个8选一数据选择器的数据输入端有 E 个。

A .1B .2C .3D .4E .813．在下列逻辑电路中，不是组合逻辑电路的有 D 。

A .译码器B .编码器C .全加器D .寄存器14．八路数据分配器，其地址输入端有 c 个。

译码器、数据选择实现组合逻辑电路的设计（完整电子教案）7.1 利用译码器实现输出控制【项目任务】市电互补控制器中共有4种工作模式，编号0为停机、1为太阳工作、2为市电互补、3为市电模式。

当停机模式时，市电和光伏电不导入；当太阳工作模式，市电不导入，光伏电导入；当市电互补模式，市电和光伏电都导入；当市电模式，市电导入，光伏发电部导入。

利用译码器实现上述组合逻辑电路功能。

图7.1译码器实现输出控制【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。

具有编码功能的逻辑电路称为编码器。

编码器是一个多输入多输出的组合逻辑电路。

按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。

1．普通编码器普通编码器分二进制编码器和非二进制编码器。

若输入信号的个数N与输出变量的位数n满足N=2n，此电路称为二进制编码器；若输入信号的个数N与输出变量的位数n不满足N=2n，此电路称为非二进制编码器。

普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N个信号是互相排斥的。

若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。

2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。

3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。

4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。

真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。

实验五：译码器和数据选择器的使用1．实验目的1) 熟悉数据分配器和译码器的工作原理与逻辑功能。

2) 掌握数据分配器和译码器的使用2．理论准备1) 具有译码功能的逻辑电路称为译码器。

译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。

按用途来分，译码器大体上有以下3类：（1）变量译码器；（2）码制变换译码器；（3）显示译码器。

2) 数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。

它在选择控制信号的作用下，能从多个输入数据中选择某一个数据作为输出。

常见的数据选择器有以下5种：（4）4位2通道选1数据选择器；（5）4通道选1数据选择器；（6）无“使能”端双4通道选1数据选择器；（7）具有“使能”端的互补输出地单8选1数据选择器。

3．实验内容1) 3线-8线译码器(74138)的功能测试2) 用3-8译码器设计一位全减器3) 用双4选1数据选择器(74153)设计一位全减器提示说明：①用译码器设计组合逻辑电路设计原理；②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；③双4选1数据选择器：在控制信号的作用下，从多通道数据输入端中选择某一通道的数据输出Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)].S。

4．设计过程1）用3-8译码器设计一位全减器。

（1）分析设计要求，列出真值表。

如表一。

表一3-8译码器设计一位全减器真值表（2）根据真值表，写出逻辑函数表达式。

Y0’=(C’B’A’)’ Y4’=(CB’A’)’Y1’=(C’B’A)’ Y5’=(CB’A)’Y2’=(C’BA’)’ Y6’=(CBA’)’Y3’=(C’BA)’Y7’=(CBA)’表二3-8译码器设计一位全减器逻辑抽象真值表（4）根据真值表得到逻辑表达式。

r=a’b’c+a’bc’+ab’c’+abcs=a’b’c+a’bc’+a’bc+abc（5）根据38线译码器的逻辑表达式和4式所得结果进行分析，最后确定实现电路。

第二阶段练习题一、填空题1．若一个逻辑电路，其任一时刻的输出仅取决于该时刻 输入变量 取值的组合，而与电路以前的 状态 无关，则该逻辑电路就称为组合逻辑电路。

2．若组合逻辑电路中有n 个输入（X 1，X 2，…，X n ）和m 个输出（Z 1，Z 2，…，Z m ），则该电路的输入共有 2n种可能的组合状态，并可用 m 个逻辑函数来加以描述。

3．组合逻辑电路的分析，实质上是由逻辑电路入手写出各个输出端的 逻辑图 ，最终转换成函数的 真值表 形式的过程。

4．列出正确的真值表是组合逻辑电路设计的基础。

只有先弄清哪些因素是 输入 变量、哪些因素是 输出 变量，以及它们之间的逻辑关系，才能列出正确的真值表。

5．A 、B 为两个1位二进制数，某电路的逻辑表达式为：1F =B A 、2F =B A ，该电路具有判断这两个1位二进制数的大小的逻辑功能，即A ＞B 时，1F 2F = 10 ；A ＜B 时，1F 2F = 01 ；A = B 时，1F 2F = 00 。

6．将含有特定意义的数字或符号信息，转换成相应的若干位 二进制 的过程称为编码，具有编码功能的组合逻辑电路称为 编码器 。

7．将每一个代码译为一个特定的输出信号表示它原来所代表的信息称为 译码 过程，它是 编码 逆过程。

8．二进制译码器的每一组输入组合对应一个输出端，所以输入n 位二进制代码的译码器，必然有 2n 个输出端。

如三位输入的译码器，就有 8 个输出端。

9．译码器还可用于实现函数发生器。

译码器的每个输出都唯一地对应输入变量的一种组合，即对应由输入变量构成的一个 最小项 ，利用译码器的输出，再配合具有逻辑 或 功能的门电路，就可以实现任何组合逻辑函数。

10．数据选择器是 多 个输入数据对 一 个输出端的逻辑电路。

11．数据选择器也可用作函数发生器，只要将适当的数据或变量赋给地址选择 输入端和 数据 输入端，就可实现特定的函数。

12．一位二进制数比较器有两个一位输入A 、B ，三个比较结果输出F 1、F 2，F 3。

数字电子技术实验报告学院班级：软件学院131213班学生学号：13121228学生姓名：黄雯同作者:实验日期：2014年5月11日实验题目： 组合逻辑的研究二一、实验目的：1.了解译码器、数据选择器的工作原理及其功能;2.掌握用译码器、数据选择器实现组合逻辑电路的方法。

3.了解用SSI 器件实现简单组合逻辑电路的方法。

4.了解编码、译码与显示的工作原理二、实验环境： 直流稳压电源 数字电路实验板三、实验内容及实验原理 （一）基本命题：1.用3-8译码器74LS138和门电路实现三变量多数表决器电路。

2.用3-8译码器实现函数：3.用8选1数据选择器74LS151实现函数：(二)实验原理： 1.三变量多数表决器：a.其真值表如表1.1所示，其卡诺图如图1.1所示，由3-8译码器组成的参考电路如图1.2所示：表1.1 三变量表决器表1.1∑∑==)7,6,5,4,2,1()6,4,1(21m F m F ∑=)14,13,12,8,5,4,0(),,,(1m D C B A F图1.1三变量表决器卡诺图由以上的真值表和卡诺图可得此电路的逻辑表达式为 F= AC BC ⋅⋅AB b.74LS138译码器（又称3-8译码器）其引脚图如1.3所示，其中4、5、6脚是控制脚，只有当6脚为高电平而4、5脚都为低电平时，74LS138才对1、2、3脚的输入进行译码，选择和从这三个管脚输入的三位二进制码相对应的某一个输出脚，输出低电平，否则所有的输出脚都是输出高电平。

FA BC 01图1.3 74LS138引脚图2.根据最小项表达式和译码器输出之间的关系：i i Y m =∑ 可以将F 1 和F 2的函数表达式化为其真值表2.1如下所示：1146203F Y Y Y F Y Y ==3.根据其真值表（表3.1）及8选1数据选择器74LS151功能特点，假设A B C 为地址变量得出：D 0 = D ，D 1 = 0 ，D 2= 1， D 3= 0， D 4= 0， D 5 = D ， D 6 = 0， D 7 = 1， D 8=D ，因此通过逻辑开关和74LS00S 实现D 。

竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。

三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。

（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。

（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。

2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。

数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。

（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。

例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。

四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。

改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。

实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。

用拨码开关开关输入信号A、b、c，发光二极管观察输出F。

实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。

基于译码器和数据选择器进行组合逻辑电路设计
杨方
【期刊名称】《喀什师范学院学报》
【年(卷),期】2012(033)003
【摘要】在数字系统中采用中规模或大规模集成器件，极大地缩小了电路系统的体积，功能也更为强大．用数据选择器和译码器设计组合逻辑电路，对于学习者学习数据选择器和译码器功能具有极大的促进作用，有利于培养学生的创新思维能力和知识应用能力，在数字电路的教学、学习和研究中能达到事半功倍的效果．【总页数】2页(P51-52)
【作者】杨方
【作者单位】遵义师范学院物理与机电工程系,贵州遵义563002
【正文语种】中文
【中图分类】O453
【相关文献】
1.Turbo译码器基于组合逻辑电路的低复杂度Log-MAP算法 [J], 王东;李秀朋
2.基于数据选择器和D触发器的多输入时序电路设计 [J], 任骏原
3.运用数据选择器实现组合逻辑电路设计方法 [J], 邢南亮
4.基于火灾报警电路的组合逻辑电路设计 [J], 张晖;翟艳男;高玲
5.基于数据选择器输出函数关系的逻辑电路设计 [J], 马敬敏
因版权原因，仅展示原文概要，查看原文内容请购买。