下载文档原格式
《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。
解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。
双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。
例如，前述零地址和⼀地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。
若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。
单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。
⽆操作数指令的最⼤指令数：216⼀212⼀26。
其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
作者：旧在几作品编号：2254487796631145587263GF24000022 时间：2020.12.13第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理-0003 (题目数量：45 总分：100.0)1.单选题(题目数量：15 总分：30.0)1. 获取操作数最快的寻址方式称为（）。
A.直接寻址B.立即寻址C.间接寻址D.寄存器间接寻址答案: A2. 为了缩短指令中某个地址码的位数，而指令的执行时间又相对短，则有效的寻址方式是（）。
A.立即寻址B.寄存器寻址C.直接寻址D.寄存器间接寻址答案:B3. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是A.阶符与数符相同B.阶符与数符相异C.数符与尾数最高有效数位相同D.数符与尾数最高有效数位相异答案:C4. 在主存和CPU之间增加高速缓冲存储器的目的是（）。
A.解决CPU和主存之间的速度匹配问题B.扩大主存容量C.扩大CPU 通用寄存器的数目D.既扩大主存容量又扩大CPU中通用寄存器的数量答案:A5. 存储器容量为64K×16，则有（）。
A.地址线为16根，数据线为16根B.地址线为32根，数据线为16根C.地址线为64根，数据线为16根D.地址线为16根，数据线为32根答案:A6. 浮点数的表示范围和精度取决于（）。
A.阶码的位数和尾数的位数B.阶码采用的编码和尾数的位数C.阶码采用的编码和尾数采用的编码D.阶码的位数和尾数采用的编码答案: 阶码的位数和尾数的位数7. 隐指令是指（）。
A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.隐含地址码的指令D.指令系统中没有的指令答案:C8. 下列类型的存储器中速度最快的是（）。
A.DRAMB.ROMC.EPROMD.SRAM9. 存储器的容量为32MB，则有地址线（）。
A.32根B.30根C.25根D.16根答案:C10. 磁盘读写信息的最小单位是（）。
A.位B.字节C.扇区D.磁道答案:C11. 在中断响应过程中，保护程序计数器PC的作用是（）。
A.使CPU和外设能够并行工作B.为了实现中断嵌套C.使CPU能找到中断服务程序入口地址D.使中断返回时，CPU能回到原程序的断点处继续往下执行答案:C12. 两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的尾数（）。
计算机组成原理练习3一、单项选择题1. 设寄存器内容为80H，若它对应的真值是– 127，则该机器数是。
A. 原码B. 补码C. 反码D. 移码2. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A. 阶符与数符相同为规格化数；B. 阶符与数符相异为规格化数；C. 数符与尾数小数点后第一位数字相异为规格化数；D. 数符与尾数小数点后第一位数字相同为规格化数。
3. 设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。
A. 224B. 223C. 222D. 2214. 在中断接口电路中，向量地址可通过送至CPU。
A. 地址线B. 数据线C. 控制线D. 状态线5. 在程序的执行过程中，Cache与主存的地址映象是由。
A. 程序员调度的；B. 操作系统管理的；C. 由程序员和操作系统共同协调完成的；D. 硬件自动完成的。
6. 总线复用方式可以______。
A. 提高总线的传输带宽；B. 增加总线的功能；C. 减少总线中信号线的数量；D. 提高CUP利用率。
7. 下列说法中正确的是。
A. Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B. 主存储器只由易失性的随机读写存储器构成；C. 单体多字存储器主要解决访存速度的问题；D. Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。
8. 在采用增量计数器法的微指令中，下一条微指令的地址______。
A. 在当前的微指令中；B. 在微指令地址计数器中；C. 在程序计数器；D. 在CPU中。
9. 由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。
A. 指令周期；B. 存取周期；C. 间址周期；D. 执行周期。
10. RISC机器______。
A. 不一定采用流水技术；B. 一定采用流水技术；C. CPU配备很少的通用寄存器；D. CPU配备很多的通用寄存器。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。
）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64,按字编址,它们寻址范围是（C ）。
A．64K B．32C．32K D．163.某一芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。
A.21B.17C.19D.204.指令系统中采用不同寻址方式的目的主要是( C)。
A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在( B )。
A.通用寄存器B.贮存单元C.程序计数器D.堆栈6是(A)的简称。
A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路7．响应中断的时间是_ C 。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
8．常用的虚拟存储器寻址系统由两级存储器组成。
A．主存－辅存；B．－主存；C．－辅存；D．主存—硬盘。
9．访问主存时，让处于等待状态，等的一批数据访问结束后，再恢复工作，这种情况称作。
A．停止访问主存；B．周期挪用；C．与交替访问；D．。
10．浮点数的表示范围和精度取决于。
A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。
11．中断向量可提供。
A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。
12．加法器采用先行进位的目的是。
A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。
13．在独立请求方式下，若有N个设备，则。
A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
《计算机组成原理》习题3一、单项选择题1.CPU对通道的请求形式是（）。
A、自陷B、中断方式C、通道命令D、I/O指令2.下述I/O控制方式中，主要由程序实现的是（）。
A、PPU(外围处理机)方式B、中断方式C、DMA方式D、通道方式3.计算机中表示地址时使用（）。
A、无符号数B、原码C、反码D、补码4.CRT的颜色数为256色，则刷新存储器每个单元的字长是（）。
A、256位B、16位C、8位D、7位5.浮点补码加减运算的流程第一步是（）。
A、求阶差B、保留大阶C、对阶D、尾数加6.为了便于实现多级中断，保存现场信息最有效的方法是采用（）。
A、通用寄存器B、堆栈C、存储器D、外存7.对于二进制码10000000若，其值为0，则它是用（）表示的。
A、原码B、反码C、补码D、阶码8.触摸屏按原理不同分为5类，下列不属于这五类的是（）。
A、电阻式B、电容式C、内部超声波式D、压感式9.在浮点数编码表示中（）在机器数中不出现，是隐含的。
A、阶码B、符号C、尾数D、基数10.周期挪用方式常用于（）方式的输入/输出中。
A、DMAB、中断C、程序传送D、通道11.人们根据特定需要预先为计算机编制的指令序列称为（）。
A、软件B、文件C、集合D、程序12.ALU属于（）部件。
A、运算器B、控制器C、存储器D、寄存器13.寄存器间接寻址方式中，操作数处在（）。
A、通用寄存器B、程序计数器C、堆栈D、主存单元14.先计算后再访问内存的寻址方式是（）。
A、立即寻址B、直接寻址C、间接寻址D、变址寻址15.完整的计算机应包括（）。
A、运算器、存储器、控制器B、外部设备和主机C、主机和实用程序D、配套的硬件设备和软件系统16.下列关于微处理器的描述中，哪个是正确的？（）。
A、微处理器就是一台微机B、微处理器是微机系统C、微处理器就是主机D、微处理器可能用作微机的CPU17.带有处理器的设备一般称为（）设备。
A、智能化B、交互式C、远程通信D、过程控制18.系统总线中地址线的功能是（）。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
第3章习题答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRA M 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K(3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DR A M 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少D RAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯32846416=⨯⨯M M 片 (3) 主存共需多少个RAM 1288464648464226=⨯⨯=⨯⨯M M M 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DR A M 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DR A M 芯片构成64K ×32位存储器，需要用个芯16448163264=⨯=⨯⨯K K 片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A15通过2：4译码器实现4组中选择一组。
计算机组成原理练习3一、单项选择题1. 设寄存器内容为80H，若它对应的真值是– 127，则该机器数是。
A. 原码B. 补码C. 反码D. 移码2. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A. 阶符与数符相同为规格化数；B. 阶符与数符相异为规格化数；C. 数符与尾数小数点后第一位数字相异为规格化数；D. 数符与尾数小数点后第一位数字相同为规格化数。
3. 设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。
A. 224B. 223C. 222D. 2214. 在中断接口电路中，向量地址可通过送至CPU。
A. 地址线B. 数据线C. 控制线D. 状态线5. 在程序的执行过程中，Cache与主存的地址映象是由。
A. 程序员调度的；B. 操作系统管理的；C. 由程序员和操作系统共同协调完成的；D. 硬件自动完成的。
6. 总线复用方式可以______。
A. 提高总线的传输带宽；B. 增加总线的功能；C. 减少总线中信号线的数量；D. 提高CUP利用率。
7. 下列说法中正确的是。
A. Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B. 主存储器只由易失性的随机读写存储器构成；C. 单体多字存储器主要解决访存速度的问题；D. Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。
8. 在采用增量计数器法的微指令中，下一条微指令的地址______。
A. 在当前的微指令中；B. 在微指令地址计数器中；C. 在程序计数器；D. 在CPU中。
9. 由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。
A. 指令周期；B. 存取周期；C. 间址周期；D. 执行周期。
10. RISC机器______。
A. 不一定采用流水技术；B. 一定采用流水技术；C. CPU配备很少的通用寄存器；D. CPU配备很多的通用寄存器。
11. 在下列寻址方式中，寻址方式需要先计算，再访问主存。
A. 立即；B. 变址；C. 间接；D. 直接。
12. 在浮点机中，判断补码规格化形式的原则是______。
A. 尾数的第一数位为1，数符任意；B. 尾数的符号位与第一数位相同；C. 尾数的符号位与第一数位不同；D. 阶符与数符不同。
13. I/O采用统一编址时，进行输入输出操作的指令是______。
A. 控制指令B. 访存指令C. 输入输出指令D. 程序指令14. 设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。
A. 8MBB. 2MC. 4MD. 16M15. 寻址对于实现程序浮动提供了较好的支持。
A. 间接寻址B. 变址寻址C. 相对寻址D. 直接寻址16. 计算机使用总线结构的主要优点是便于实现积木化，同时______。
A. 减少了信息传输量B. 提高了信息传输的速度C. 减少了信息传输线的条数D. 加重了CPU的工作量17. 以下叙述中错误的是______。
A. 指令周期的第一个操作是取指令；B. 为了进行取指令操作，控制器需要得到相应的指令；C. 取指令操作是控制器自动进行的；D. 指令周期的第一个操作是取数据。
18. I/O与主主机交换信息的方式中，DMA方式的特点是______。
A. CPU与设备串行工作，传送与主程序串行工作；B. CPU与设备并行工作，传送与主程序串行工作；C. CPU与设备并行工作，传送与主程序并行工作；D. CPU与设备串行工作，传送与主程序并行工作。
19. 若9BH表示移码（含1位符号位）．其对应的十进制数是______。
A. 27B. -27C. -101D. 10120. 计算机系统中的存贮器系统是指______。
A. RAM存贮器B. ROM存贮器C. 主存贮器D. cache、主存贮器和外存贮器21. EEPROM的意义是（）。
A. 只读存储器 C. 可编程只读存储器B. 可擦可编程只读存储器 D. 电可擦可编程只读存储器22. 一个16K×32位的存储器，其地址线和数据线的总和是（）。
A. 48B. 46C. 36D. 3223. 某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是（）。
A. 512KB. 1MC. 512KBD. 1MB24. 相联存贮器是按______进行寻址的存贮器。
A. 地址方式B. 堆栈方式C. 内容指定方式D. 地址与堆栈方式25. 浮点数的表示范围和精度取决于（）。
A. 阶码的位数和尾数的机器数形式；B. 阶码的机器数形式和尾数的位数；C. 阶码的位数和尾数的位数；D. 阶码的机器数形式和尾数的机器数形式。
26. 以下叙述______是正确的。
A. 外部设备一旦发出中断请求，便立即得到CPU的响应；B. 外部设备一旦发出中断请求，CPU应立即响应；C. 中断方式一般用于处理随机出现的服务请求；D. 程序查询用于键盘中断。
27. 加法器采用先行进位的目的是______ 。
A. 优化加法器的结构；B. 节省器材；C. 加速传递进位信号；D. 增强加法器结构。
28. 变址寻址方式中，操作数的有效地址是______。
A. 基址寄存器内容加上形式地址（位移量）；B. 程序计数器内容加上形式地址；C. 变址寄存器内容加上形式地址；D. 寄存器内容加上形式地址。
29. 指令寄存器的位数取决于______。
A. 存储器的容量B. 指令字长C. 机器字长D. 存储字长30. 在大量数据传送中常用的且有效的检验法是。
A. CRC码B. 海明码C. 偶校验码D. 奇校验码二、填空题1．32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是【1】，最小的绝对值是【2】；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是【3】，最小负数是【4】。
（均用十进制表示）2．一般8位的微型机系统以16位来表示地址，则该计算机系统有【5】个地址空间。
3．主存和cache在存储管理上常用的替换算法有【6】、【7】等。
4．微指令的编码方式有多种，若其操作控制字段每1位代表一个微命令，这种编码方式称为【8】编码方式。
5．CPU从主存取出一条指令并执行该指令的时间叫做【9】，它常常用若干个【10】来表示，而后者又包含有若干个【11】。
6．实现机器指令的微程序一般存放在【控制存储器】中，而用户程序存放在【13】。
7．若存储芯片容量为128K×8位，访问该芯片需要【14】位地址,假定该芯片在存储器中首地址为A0000H，末地址为【15】。
8．某Cache被成256块(块号为0-255)，每个主存只与唯一的Cache块对应，主存第N 块映射到Cache的块号为N Mod 256，这种映射称为【16】映射。
9．设n =16位（不包括符号位在内），补码Booth算法需做【17】次移位，最多做【18】次加法。
10．CPU在【19】时刻采样中断请求信号(在开中断情况下)，而在【20】时刻去采样DMA的总线请求信号二、填空题（【1】 2127×(1-223-) 【2】2127-×223- 【3】2128-×21- 【4】-2127【5】65536 【6】先进先出算法(FIFO) 【7】近期最少使用算法LRU 【7】直接 【9】指令周期 【10】机器周期 【11】时钟周期 【12】控制存储器 【13】内存储器【14】17 【15】BFFFFH 【16】直接 【17】16 【18】17 【19】指令周期结束前【20】总线周期结束前三、计算题 1、设x = +1611，y = +167，试用变形补码计算x + y 。
答：∵ x = +1611 = 0.1011，y = +167= 0.0111∴补[x]'= 00.1011， 补'[y ] = 00.0111则 补[x]'+补'[y] = 00 .1011此时，符号位为“01”，表示溢出，又因第一位符号位为“0”，表示结果的真正符号，故“01”表示正溢出。
2、设机器数字长为8位（含一位符号），若A = +15，B = +24，求 [A-B]补并还原成真值。
3、一个双面5英寸软盘片，每面40个磁道，每磁道8个扇区，每个扇区512个字节，试问盘片容量为多少？该盘驱动器转速为600转／分，则平均等待时间为多少？最大传输速率为多少？软盘总容量＝面数×每面道数×每道扇区数×每扇区字节数＝2×40×8×512＝320KB平均等待时间为一转所需时间的一半，即1/2×(60秒/600)＝50ms盘每秒转10圈，每圈读一个磁道，为512×8＝4096字节，所以最大数据传输率为4096字节×10/S ＝40KB/S4、假设阶码取3位，尾数取6位(均不包括符号位)，机器数形式自定，浮点数运算规则计算下式结果并给出真值。
5、在异步串行传送系统中，字符的格式为：1个起始位，8个数据位，1个校验位，2个停止位。
若每秒传送120个字符，试求传送的波特率和比特率。
波特率=（1+8+1+2）*120=1440bps比特率=8*120=960bps四、问答题1．某机主存容量为4M×32位，且存储字长等于指令字长，若该机的指令系统具备129种操作。
操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。
解：（1）一地址指令格式为OP 操作码字段，共9位，可反映129种操作；M 寻址方式特征字段，共3位，可反映6种寻址方式；A 形式地址字段，共32 –9 – 3 = 20位（2）直接寻址的最大范围为220 = 2048（3）由于存储字长为32位，故一次间址的寻址范围为232相对寻址的位移量为– 1024 ~ + 10232．能不能说机器的主频越快，机器的速度就越快，为什么？答：不能说机器的主频越快，机器的速度就越快。
因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。
同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。
机器周期中所含时钟周期数少的机器，速度更快。
此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、以及机器是否采用流水技术等等。
机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数来衡量）。
