当前位置：文档之家 › 数字逻辑电路习题与答案

数字逻辑电路习题与答案

  • 格式：docx
  • 大小：23.59 KB
  • 文档页数：14

数字逻辑电路习题与答案

1、在数字系统中，下列哪种不是数的小数点表示法？

A.定点整数表示法

B.记阶表示法

C.浮点表示法

D.定点小数表示法

正确答案：B

2、下列哪种代码是自补码？

A.格雷码

B.步进码

C.8421码

D.2421码

正确答案：D

3、下列哪种不是可靠性编码？

A.8421海明码

B.余三码

C.格雷码

D.奇偶校验码

正确答案：B

4、下列哪个不是逻辑代数的基本运算？

A.与

B.与非

C.或

D.非

5、下列逻辑函数的表示方法中哪种不是唯一的？

A.卡诺图

B.最小项标准式

C.逻辑表达式

D.真值表 正确答案：C

6、下列哪个不是逻辑门的符号标准？

A.长方形符号

B.数字符号

C.等效符号

D.变形符号

正确答案：B

7、下列哪个叙述是正确的？

A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象

B.产生错误输出的竞争是非临界竞争

C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象

D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象

正确答案：B

8、下列哪个叙述是正确的？

A.险象分为静态险象和动态险象

B.险象分为功能险象和静态险象

C.险象分为功能险象和逻辑险象

D.险象不一定是竞争的结果

正确答案：A

9、下列叙述哪个是正确的？

A.RC延迟电路不能用于消除险象

B.RC延迟电路在实际运行的数字电路中起到了很重要的作用

C.RC延迟电路在电路中很少存在

D.RC延迟电路在电路的使用中不会起到好的作用

正确答案：B

10、在广义上，组合电路可以看作是下列哪个器件？

A.译码器 B.选择器

C.分配器

D.编码器

正确答案：A

11、下列逻辑电路中为时序逻辑电路的是（）。

A.译码器

B.寄存器

C.数据选择器

D.加法器

正确答案：B

12、对于D触发器，欲使=，应使输入D=（）。

A.0

B.Q

C.D.1

正确答案：B

13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。

A.状态反转

B.保持原态

C.置0

D.置1

正确答案：A

14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。

A.4位加法器

B.4位移位寄存器

C.4进制计数器

D.4位并行寄存器

正确答案：B

15、Moore型时序逻辑电路的输出是（）。

A.只与电路当前状态有关 B.与输入和电路当前状态均无关

C.与输入和电路当前状态均有关

D.只与输入有关

正确答案：A

16、与阵列可编程或阵列可编程是

A.PLA

B.ROM

C.PAL

D.PROM

正确答案：C

17、与阵列不可编程或阵列可编程

A.PAL

B.GAL

C.PLA

D.ROM

正确答案：D

18、最适合用来实现最简与或式的可编程逻辑是

A.PLA

B.ROM

C.GAL

D.PAL

正确答案：A

19、具有保密位的可编程逻辑是

A.PLA

B.GAL

C.ROM

D.PAL

正确答案：B

20、现代只读存储器的意思是：

A.工作时只能读 B.只能读，不能写

C.以上都不对

D.只能写一次

正确答案：A

21、功能部件级的设计方法，主要依赖于设计者的的熟练技巧和经验，称为___。

A.试凑法

B.卡诺图法

C.次态方程法

D.真值表法

正确答案：A

22、总线结构方框图的特点是______。

A.扩充困难

B.控制器设计复杂

C.修改困难

D.系统处理速度可能受总线结构制约影响变慢。

正确答案：D

23、条件输出框的输入总是来自_____________。

A.另一个条件输出框

B.菱形判别框

C.条件输出表

D.矩形状态框

正确答案：B

24、在ASM图中，所有的当前状态下的Moore型有效输出都应列在_________内。

A.状态输出表

B.判别框

C.条件输出框

D.状态框

正确答案：D 25、本章节设计的交通灯总计使用了_____个触发器用于状态控制。

A.3

B.1

C.4

D.2

正确答案：D

二、多选题

1、下列哪些是数字系统中数的小数点的表示方法？

A.定点小数表示法

B.定点整数表示法

C.浮点表示法

D.记阶表示法

正确答案：A、B、C

2、带符号数的代码表示有哪些？

A.反码

B.补码

C.格雷码

D.8421码

正确答案：A、B、D

3、下列哪些是可靠性编码？

A.格雷码

B.8421码

C.海明码

D.奇偶校验码

正确答案：A、C、D

4、逻辑代数的基本运算有哪些？

A.或运算

B.或与运算

C.与或运算

D.与运算 正确答案：A、D

5、现代常用的逻辑电路有哪些？

A.MOS门电路

B.二极管-电阻门电路

C.DTL门电路

D.TTL门电路

正确答案：A、D

6、下列哪些是逻辑电路描述包括的内容？

A.时序图

B.卡诺图

C.框图

D.逻辑表达式

正确答案：A、B、C、D

7、下列哪些对逻辑化过程的描述是正确的？

A.正逻辑规定就是高电平用“1”表示，低电平用“0”表示。

B.正逻辑规定就是低电平用“1”表示，高电平用“0”表示。

C.负逻辑规定就是低电平用“1”表示，高电平用“0”表示。

D.负逻辑规定就是高电平用“1”表示，低电平用“0”表示。正确答案：A、C

8、下列可以作为数据分配器的有：

A.74LS138

B.74LS148

C.74LS49

D.74LS139

正确答案：A、D

9、下列哪些是加法器？

A.74LS85

C.74LS183

D.74LS245

正确答案：B、C 10、74LS138用作数据分配器，则有：

A.四个地址选择端

B.一个输入

C.八个输出

D.三个地址选择端

正确答案：B、C、D

11、下列逻辑电路具有记忆功能的是（）。

A.计数器

B.RS触发器

C.译码器

D.寄存器

正确答案：A、B、D

12、下列对异步时序电路描述错误的是（）。

A.没有统一的时钟脉冲控制

B.没有稳定状态

C.输出只与内部状态有关

D.没有触发器

正确答案：B、C、D

13、由或非门构成的基本SR锁存器，下列不是输入S、R的约束条件的是（）。

A.S+R=0

B.SR=1

C.SR=0

正确答案：A、B、D

14、下列是4位同步二进制计数器74LS163的功能的是（）。

A.计数

B.清零

C.保持

D.置数

正确答案：A、B、C、D 15、下列对于锁存器和触发器描述正确的是（）。

A.锁存器和触发器都是具有存储功能的逻辑电路。

B.每个锁存器或触发器都能存储1位二进制信息。

C.触发器是对时钟脉冲边沿敏感的电路。

D.锁存器是对脉冲电平敏感的电路。

正确答案：A、B、C、D

16、与阵列可编程或阵列不可编程

A.PLA

B.PAL

C.ROM

D.GAL

正确答案：B、D

17、PLD的设计过程的三个阶段：

A.设计编程

B.设计实现

C.设计验证

D.设计输入

正确答案：B、C、D

18、现代可编程逻辑器件中主要采用的编程工艺有：

A.CMOS

B.掩模式

C.E2CMOS

D.熔丝式

正确答案：A、C

19、FPGA的组成结构包括：

A.可编程I/O模块

B.可编程逻辑快CLB

C.可编程内部连线

D.可编程宏单元

正确答案：A、B、C 20、FPGA 的主要结构包括：

A.查找表结构

B.树结构

C.多级与非门结构

D.多路开关结构

正确答案：A、C、D

21、数字系统，是指交互式的以离散形式表示的具有信息____、____、____任务信息能力的逻辑子系统的集合物。

A.存储

B.传输

C.处理

D.控制

正确答案：A、B、C

22、数字系统的基本输入输出接口对外连接的有______。

A.输出信息

B.外部输出的控制信号

C.外部输入的控制信号

D.输入信息

正确答案：A、B、C、D

23、在ASM图中，每个状态框仅有一个出口（分支有判断框提供），具有__________。

A.无二义性

B.完整性

C.闭合性

D.可满足复杂数字系统描述需求

正确答案：A、B、C

24、状态转换表用于

A.得到ASM图

B.得到次态方程式

C.得到输出函数表达式

合集下载

数字电路与逻辑设计习题_2016

数字电路与逻辑设计习题_2016

- 1 - 一、选择题

1. 以下表达式中符合逻辑运算法则的是 D 。

A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1

2. 一位十六进制数可以用 C 位二进制数来表示。

A. １ B. ２ C. ４ D. 16

3. 当逻辑函数有n个变量时，共有 D 个变量取值组合？

A. n B. 2n C. n2 D. 2n

4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图

5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。

A.（256）10 B.（127）10 C.（128）10 D.（255）10

6.逻辑函数F=BAA)( = A 。

A.B B.A C.BA D. BA

7．求一个逻辑函数F的对偶式，不可将F中的 B 。

A .“·”换成“+”，“+”换成“·”

B.原变量换成反变量，反变量换成原变量

C.变量不变

D.常数中“0”换成“1”，“1”换成“0”

8．A+BC= C 。

A .A+B B.A+C C.（A+B）（A+C） D.B+C

9．在何种输入情况下，“与非”运算的结果是逻辑0。 D

A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1

10．在何种输入情况下，“或非”运算的结果是逻辑1。 A

A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1

数字电路逻辑设计习题3

数字电路逻辑设计习题3

3-1 分析题图3-1所示电路，写出电路输出Y1和Y2的逻辑函数表达式，列出真值表，说明它的逻辑功能。 解：由题图3-1从输入信号出发，写出输出Y1和Y2的逻辑函数表达式为 1YABC=⊕⊕ ； 2()()YABCABABCA=⊕⋅⋅=⊕⋅+B 将上式中的A、 B、C取值000～111，分别求出Y1和Y2，可得出真值表如题解 表3-1所示。 题解 表3-1 A B C AB⊕ ()ABC⊕⋅ AB 1Y 2Y 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。其中，A和B分别是被加数及加数，C为相邻低位来的进位数；Y1为本位和数，Y2为相邻高位的进位数。 3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。 解：由题图3-2从输入信号出发，写出输出F的逻辑函数表达式为 ()()FABCD=::: 将上式中的A、 B、C、D取值0000～1111，求出F，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。 题解 表3-2 A B C D AB: CD: F 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1 综上，由题解 表3-2可以看出，当输入A、 B、C、D中含有偶数个“1”时，输出；否则，当输入A、 B、C、D中含有奇数个“1”时，输出。 1F=0F=3-3 分析题图3-3所示电路，要求：写出X、Y、Z的逻辑表达式，列出真值表，并总结电路功能。 题图3-3 解：由题图3-3从输入信号出发，写出输出X、 Y、Z的逻辑函数表达式为 XAB= ； YABAB=+ ； ZAB= 将上式中的A、 B取值00～11，分别求出X、 Y、Z，可得真值表如题解 表3-3所示。 题解 表3-3 A B AB AB X Y Z 0 0 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 0 1 0 综上，由题解 表3-3可以看出，该电路实现了一位数值比较器的功能：当AB时，输出1Z=。 3-4 题图3-4 所示是某同学设计的代码转换电路。当控制信号1K=时，可将输入的3位二进制码转换成循环码；0K=时能把输入的3位循环码转换成二进制码。代码转换表见题表3-1。试检查电路有无错误，若有错，请改正之。 题表3-1 二进制码 循环码 B2B1B0G2G1G00 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 0 0 解：由题图3-4从输入信号出发，写出输出Y2、Y1、Y0的逻辑函数表达式为 2YX=22 ； ； 11YXX=⊕()0112()YKXKXXX=+⊕:0 将K、2X、1X、0X取不同值，求出，填入真值表题解 表3-4中。 210YYY题解 表3-4 K 2X 1X 0X 1KX 12()KXX:11()2KXKXX+: 2Y 1Y 0Y0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 0 1 0 1 1 0 0 0 0 0 1 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 由题解 表3-4可以看出，题图3-4所示电路在1K=时，可将输入的3位二进制码转换成循环码；但是，在0K=时并不能把输入的3位循环码转换成二进制码。 综上，若要电路实现预期功能，其真值表如表题解 3-5所示。 题解 表3-5 K 2X 1X 0X 2Y 1Y 0Y 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 1 1 1 0 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 0 由题解 表3-5可以写出输出Y2、Y1、Y0的逻辑函数表达式分别如下 22YX= 1210210210212102102102102121212112()()()()YKXXXXXXXXXXXX0KXXXXXXXXXXXXKXXXXKXXXXXX=+++++++=+++=⊕ ()()()0210210210210210210210210210210210210210101120()()()()()()YKXXXXXXXXXXXXKXXXXXXXXXXXXKXXXXXXKXXXXXXKXXXKXXKXKXXX=+++++++⎡⎤⎡⎤=⊕++⊕+⊕⎣⎦⎣⎦=⊕⊕+⊕⎡⎤+⊕⊕⎣⎦:＝ 根据输出Y2、Y1、Y0的逻辑函数表达式，可以画出修正后的电路图如题图 解3-2所示。 3-5 用与非门设计下列函数，允许反变量输入。 （1）(,,,)(1,2,3,7,8,11)(0,9,10,12,13)mdFABCD=+∑∑ （2） (,,,)(0,2,4,5,9,10,13,14)MFABCD=∏（3）(,,)FABCABACDACBC=+++ 解（1） 将填入卡诺图，并对“1”格圈圈合并，如题解 图3-3所示，得到最简与-或式为 F(,,,)FABCDBACD=+ 两次取反 (,,,)FABCDBACDBACDBACD=+=+=⋅ 用与非门实现的逻辑电路图如题解 图3-4所示。 解（2） 将填入卡诺图，并对“1”格圈圈合并，如题解 图3-5所示，得到最简与-或式为 F(,,,)FABCDCDABDABCACD=+++ 两次取反 (,,,)FABCDCDABDABCACDCDABDABCACD=+++=⋅⋅⋅ 用与非门实现的逻辑电路图如题解 图3-6所示。 题解图3-6FABACDBCD&&&&& 解（3） 将填入卡诺图，并对“1”格圈圈合并，如题解 图3-7所示，得到最简与-或式为 F(,,,)FABCDCABAD=++ 两次取反 (,,,)FABCDCABADCABAD=++=⋅⋅ 用与非门实现的逻辑电路图如题解 图3-8所示。 3-6 用与非门设计能实现下列功能的组合电路。 （1）三变量表决电路——输出与多数变量的状态一致； （2）四变量判奇电路——4个变量中有奇数个1时输出为1，否则输出为0； （3）运算电路——当K＝1时，实现一位全加器功能；当K＝0时，实现一位全减器功能。 解（1）：据题意，3个输入A、B、C在不同取值组合下的输出F被列在题解 表3-6中。 题解 表3-6 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 由题解 表3-6可以得出输出F的逻辑函数表达式为 (,,)FABCABCABCABCABC=+++ 利用题解 图3-9所示卡诺图，得到输出F的最简与-或表达式，并两次取反变换成与非-与非表达式为 (,,)FABCABBCACABBCAC=++=⋅⋅ 根据表达式，画出逻辑图如题解 图3-10所示。 解（2）：据题意3个输入A、B、C、D在不同取值组合下的输出F被列在题解 表3-7中。 题解 表3-7 A B C D F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 利用题解 图3-11所示卡诺图，得到输出F的最简与-或表达式，并两次取反变换成与非-与非表达式为 (,,,)FABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD=+++++++=⋅⋅⋅⋅⋅⋅⋅ 根据表达式，画出逻辑图如题解 图3-12所示。

数字电路与逻辑设计习题 4第四章组合逻辑电路

数字电路与逻辑设计习题 4第四章组合逻辑电路

第四章组合逻辑电路

一、选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD

2．若在编码器中有50个编码对象，则要求输出二进制代码位数为

位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有

个。

A.1 B.2 C.4 D.16

4.下列各函数等式中无冒险现象的函数式有 。

A.BAACCBF B.BABCCAF C.BABABCCAF

D.CABABCBAACCBF E.BABAACCBF

5．函数CBABCAF，当变量的取值为 时，将出现冒险现象。

A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0

6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。

A.3XAAXAAXAAXAA01201101001 B.001XAA C.101XAA

D.3XAA01

7.一个8选一数据选择器的数据输入端有 个。

A.1 B.2 C.3 D.4 E.8

8．在下列逻辑电路中，不是组合逻辑电路的有 。

A.译码器 B.编码器 C.全加器 D.寄存器

9．八路数据分配器，其地址输入端有 个。

A.1 B.2 C.3 D.4 E.8

10．组合逻辑电路消除竞争冒险的方法有 。

数字电路与逻辑设计习题 6第六章时序逻辑电路

数字电路与逻辑设计习题 6第六章时序逻辑电路

第六章时序逻辑电路

一、选择题

1．同步计数器和异步计数器比较，同步计数器的显著优点是 。

A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。

2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。

A.4 B.5 C.9 D.20

3．下列逻辑电路中为时序逻辑电路的是 。

A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器

4. N个触发器可以构成最大计数长度（进制数）为 的计数器。

A.N B.2N C.N2 D.2N

5. N个触发器可以构成能寄存 位二进制数码的寄存器。

A.N-1 B.N C.N+1 D.2N

6．五个D触发器构成环形计数器，其计数长度为 。

A.5 B.10 C.25 D.32

7．同步时序电路和异步时序电路比较，其差异在于后者 。

A.没有触发器 B.没有统一的时钟脉冲控制

C.没有稳定状态 D.输出只与内部状态有关

8．一位8421BCD码计数器至少需要 个触发器。

A.3 B.4 C.5 D.10

9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。

A.2 B.3 C.4 D.8

10．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

A.1 B.2 C.4 D.8

11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。