当前位置：文档之家 › 合肥工业大学EDA实验报告 数字频率计

合肥工业大学EDA实验报告 数字频率计

  • 格式：doc
  • 大小：217.50 KB
  • 文档页数：18

课 程 设 计 任 务 书

（2011 ~2012 第三学期）

设 计 题 目： EDA与数字系统课程设计

学 院 名 称： 电气与自动化工程学院

专 业（班 级）： 自动化2010级

姓 名（学 号）： 李本炫

起 讫 日 期：2012年6 月 18日－2012年 7月18日

指 导 教 师： 刘春 朱维勇

系（教研室）负责人：

下发任务书日期 2012 年 6月 18日

合肥工业大学课程设计任务书

设计题目 EDA与数字系统课程设计

主要内容 了解各种PLD器件的基本结构，掌握MAX+Plus2的使用方法，用图形输入法和Verilog HDL完成规定的基本练习题，在此基础上完成一个数字系统设计题的设计、仿真、下载（FPGA实现）。

应收集的资 料 1.《EDA与数字系统设计》李国丽 朱维勇 栾铭主编

2.《数字电子技术基础》 阎石主编

设计

进度

计划 讲课： EDA简介

实验一：Max+Plus2使用练习，完成一个简单门电路的图形设计输入、编译、仿真、管脚分配、下载。（4学时）

实验二：图形设计输入3-8译码器, 同步十进制加法计数器、同步六十进制计数器。

用六十进制计数器制作十二进制计数器（01～12），二十四进制计数器（00～23）和百进制计数器。设计输入、编译、仿真、管脚分配、下载。（8学时）

实验三：完成以上实验的Verilog HDL设计输入。（4学时）

实验四：完成扫描显示1-4-1，1-4-2。 （4学时）

讲课：布置一个数字系统设计题，讲解设计要求、原理框图、设计提示。

方案设计、设计调试、下载验证。（12学时）

设计考核验收，写课程设计报告。(2学时)，

主要参考文 献 1 李国丽编，《EDA与数字系统设计》，2008

2 王金明编，《数字系统设计与Verilog HDL》北京：电子工业出版社，2002

3 潘松，《EDA技术实用教程》北京：科学出版社，2002

指导教师意 见 按照设计进度计划要求完成每一步任务

备注

目录

一． 摘要

二． 实验一 Max+Plus2使用练习

三． 实验二 3-8译码器

四． 实验三 用74161实现十进制加法计数器

五． 实验四 六十进制加法计数器

六． 实验五 设计一个电路，使八个数码管依次显示0、1、2、…A、B、…E、F。

七． 实验六 设计一个电路，使两个数码管显示112的十二进制计数，两个数码管显示059的六十进制计数。

八． 设计题目：数字频率计

1. 设计要求

2. 设计思路与原理

3. 设计方案

1） 总体电路图

2） 各部分电路图及功能说明

a. 测量校验信号选择电路

b. 计数器&报警信号输出电路

c. 数据选择电路

d. 锁存器电路

e. 报警输出电路

f. 扫描显示电路

g. 手动自动选择电路

九． 结论

十． 参考文献

摘要

本课程介绍数字系统的设计方法及基本步骤，MAX+plus2使用方法，硬件描述语言VHDL和VerilogHDL，并通过数字系统的设计，把数字系统的基本理论，基本方法和设计课题密结合，在MAX+lus2的设计平台下，是学会用原理电路图输入或硬件描述语言输入进行电路设计，编译，仿真，底层编辑及PLD编程校验，涉及部分波形编辑，管脚分配等，提高用MAX+plus2进行数字系统设计的能力。

实验一 Max+Plus2使用练习

实验二 3-8译码器

实验三 用74161实现十进制加法计数器

实验四 六十进制加法计数器

图1-3-3 用74LS161实现十进制加法计数器

六十进制计数器 计数频率1HZ

计数频率1HZ

实验五 例1-4-1设计一个电路，使八个数码管依次显示0、1、2、…A、B、…E、F。

扫描频率 先1HZ

逐渐增加后观察结果

计数频率1HZ

实验六 例1-4-2 设计一个电路，使两个数码管显示112的十二进制计数，两个数码管显示059的六十进制计数。

设计题目 数字频率计

一．设计要求

设计一个能测量方波信号频率的频率计，测量的结果用十进制数显示，测量的频率范围是1-100kHz，分成两个频段，即1-999Hz,1-100kHz，用三位数码管显示测量的频率，用LED显示表示单位，如亮绿灯表示Hz,亮红灯表示kHz。

具有自动校验和测量两种功能，即能用标准时钟校验测量精度。

具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。

二．设计思路及原理

脉冲信号的频率就是在单位时间内所产生的脉冲个数，起表达式f=N/T,f为被测信号的频率；N为计数器所累计的脉冲个数；T为产生N个脉冲的时间，所以在1s时间内计数器所记录的结果，就是被测信号的频率。

此设计问题可分为测量/校验选择模块，计数器模块，送存选择/报警电路模块，锁存器模块和扫描显示模块几部分。

测试/校验选择模块的输入信号为：选择信号select，被测信号meas，测试信号test，输出信号为CP1。当select=0时，为测量状态，CP1=meas；当select=1时，为校验状态，

CP1=test。校验信号与测量共用一个电路，只是被测量信号

CP1不同而已。 设置1s定时信号（周期为2s），在1s定时时间内的所有被测信号送入计数器输入端。

计数器对CP1信号进行计数，在1s定时时间结束后，将计数器的结果送锁存器锁存，同时将计数器清零，为下一个采样的测量做好准备。

设置量程档控制开关K，单位显示信号Y，当K=0时，为1-999Hz量程档，数码管显示的数值为被测信号的频率值，Y显示绿色，即单位为Hz；当K=1时，为1-100kHz量程档，被测信号频率为数码管显示数值乘1000，Y显示红色，即单位为kHz。

设置超出量程档测量范围示警信号alert，计数器由四级十进制计数构成。若被测信号频率小于1kHz,则计数器只进行三级十进制计数，最大显示值为999Hz，如果被测信号频率超出此范围，示警信号驱动灯光，扬声器报警；若被测信号为1-100kHz，计数器进行四位十进制计数，取高三位，最大显示值为99.9kHz，如果被测信号频率超出此范围，报警。

设计方案

1.总体电路图 2.各部分电路图及功能说明

2.1测量校验信号选择电路

功能说明：

CP为脉冲信号输入端给0.5Hz的输入脉冲，SELECT为选择控制端当SELECT为1时，选择MEAS为输入信号，即CP1得到的是校验信号。当SLECT为0时，选择的是TEST的输入信号，即待测量的信号输入，CP1得到的是测量信号。

2.2计数器&报警信号输出电路

封装后的模块：

计数器&报警信号输出模块内部电路：

功能说明：

本块电路使用了六块74160的十进制计数器。其中从左起的前五块74160为计数器功能，最后一块提供高位报警的信号输出。在作为计数器的五块74160中，从左起的前三块实现的是1-999Hz的计数及数据的输出；后两块74160是实现高位1-100kHz的计数及数据的输出。所以当选择1-999Hz量程的时候，如果超出该范围，必然后两块74160会有高电平输出，所以用后两块的8个数据输出端的或门组合形成低位报警的信号输出。当高位超出量程时，最后一块的74160会有进位计数，即有高电平的输出，所以用其输出端的或门实现高位报警的功能。

2.3数据选择电路

功能说明：

BUSMUX模块是总线的数据选择器，WIDTH=4即实现四总线的选择输入。当SEL=0时，选择dataa[]总线输入，当SEL=1时，选择datab[]总线输入。在整体电路实现中，选择高位数据接dataa[],低位接datab[]，SEL由开关控制。

合集下载

数字频率计实验报告

数字频率计实验报告

2011年电子技术实验

实验报告

频

率

计

一、概述

数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。

本实验中，我们使用VHDL开发FPGA的一般流程，采用频率计开发的基本原理和相应的测量方案，在FPGA实验开发板进行数字频率计的设计和实现。

数字频率计是数字电路中的一个典型应用，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。本次的频率计设计主要是顶层设计，通过各个模块综合使用，学习常用的数字系统设计方法。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。

本实验，我采用硬件描述语言VHDL，在软件开发平台ISE上完成，该设计的频率计能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到FPGA上。

VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部分，即端口）和内部（又称为不可视部分），即设计实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的，具体如下：

EDA数字频率计课设报告

EDA数字频率计课设报告

EDA课程设计

第 1 页 共 28 页 简述

随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，因此测频计常受到人们的青睐。目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现，然而单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于PCB版的集成度不高，导致PCB板走线长，因此难以提高计数器的工作频率。为了克服这种缺点，大大提高测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。以QuartusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。伴随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。

EDA课程设计

第 2 页 共 28 页 目录

1．设计概述 .......................................................................................... 3

1.1 工作原理 .................................................................................. 3

合肥工业大学2011级电气学院EDA实验报告

合肥工业大学2011级电气学院EDA实验报告

合肥工业大学2011级电气学院EDA实验报告

目录

一.摘要

二.EDA简介

三.Max+Plus2软件使用指导

(1)Max+Plus2使用练习

(2)3-8译码器

(3)用74161实现十进制加法器

(4)六十进制加法器计数器

(5)利用六十进制做出十二进制加法器计数器

(6)设计一个电路,使八个数码管依次显示0、1、2…A、B、…

E、F。

(7)设计一个电路，使两个数码管显示1~12的十二进制计数，

两个数码管显示0~59的六十进制计数器

四.实验设计：多功能数字电子钟

五.结论

六.参考文献

摘要

EDA技术是电力电子设计自动化技术，可以通过软件的方式实现硬件电路的实现。主要使用带电子电路中控制单元的设计，例如：多工能数字时钟的设计、数字式竞赛抢答器的设计、智能家电、电梯控制等。

Abstract

EDA technology is the electronic design automation

technology that can be achieved by software,hardware circuit

implementation.Mainly used in the control unit to an electronic

circuit design,such as: multifunction digit clock design,digit

competition design,intelligent household appliances,elevator

control. 关键词

EDA技术电子设计自动化

EDA technology the electronic design automation

technology

EDA简介

（1）EDA是电子设计自动化（Electronic Dedign Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。

频率计的设计报告(含详细原理-流程图-c语言程序-proteus图等)

频率计的设计报告(含详细原理-流程图-c语言程序-proteus图等)

学校名称:合肥工业大学

队员姓名：田中贺，汤旭,梁植程,黄传帮,杨骜，刘伟，王佩,徐国瑞，周冀，王槐铭,贾根发,陈明，林仁斌,张卫强

2０12年7月1０日

基于５2单片机的频率计

摘要:以ATMＥL单片机为核心,利用单片机的外部中断、定时器的计数模式和定时器的功能对信号发生器产生的脉冲频率进行计数。且可以根据频率的不同,单片机控制选择测周法或者测频法对产生的脉冲波形进行计数,以进行更加精确的频率测量。而且可以通过按键来进行频率测量方法的选择。

关键字：AT89s52，外部中断、定时器的计数模式和定时器,测周法、测频法.

设计题目及要求:

（1)：被测频率fｘ小于11０Ｈz采用测周法，显示频率XXX。XXX;fｘ大于110Hz采用测频法，显示频率XXＸXXX；

（2):可利用键盘分段测量和自动分段测量；

（3):可完成单脉冲测量,输入脉冲宽度范围是100微秒--0.1秒；

（4）：自由发挥其他功能。

(5）:要求有单片机硬件系统框图，电路原理图,软件流程图

一、 原理: １基本设计原理

运用单片机TＯ,T1计数功能来完成对输入信号的计数。其Ｔ1为

计数器,T1为计时器.

为T1装入初值1946６,定时30０mｓ，重复２0次即为1s，与此同时将同时计数的T0里的值取出,即为该频率信号1s的频率示数

2系统主要功能

利用单片机的Ｔ0，Ｔ1计数定时器功能，来完成对输入信号进行率计数,计数结果通过８位动态数码管显示出来,。

特点1,由开关控制启动。

特点2,可利用键盘分段测量和自动分段测量；

特点3，可以多次测量,自动刷新 1s一次。

特点4,使用溢出标志T０count,防止2０ms内计数超过65536次的频率信号溢出造成的示数错误

3.系统原理框图：

二频率计的硬件结构设计

１单元电路

（1） 单片机电路:

（2）矩阵键盘

(3)数码管显示

（4)排阻(用于提高P0口电位)