当前位置：文档之家 › IBIS模型及其应用讲解

IBIS模型及其应用讲解

  • 格式：doc
  • 大小：4.21 MB
  • 文档页数：13

IBIS模型及其应用CDMA事业部眭诗菊摘要：本文介绍了用于高速系统信号完整性分析的IBIS模型的历史背景、IBIS模型的结构、IBIS模型的建模过程、IBIS模型的参数、语法格式，以及在使用IBIS模型时常遇到的问题和解决方法。

关键词：IBIS模型、EDA、信号完整性、缓冲器、单调性、收敛高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，对电路板的设计提出了极其严格的要求。

按集总系统的方法来设计这些系统的线路板已不可想象。

许多EDA （电子设计自动化）供应商都提供能进行信号完整性分析和EMC分析的PCB设计工具。

这些工具需要描述线路板上元器件的电气模型。

IBIS（I/O Buffer Information Specification）模型是EDA供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。

一、IBIS的背景及其发展在IBIS出现之前，人们用晶体管级的SPICE模型进行系统的仿真，这种方法有以下三个方面的问题：第一，结构化的SPICE模型只适用于器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。

第二，得到器件结构化的SPICE模型较困难，器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型。

第三，各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其它的SPICE仿真器上不能运行。

因此，人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。

1990年初，INTEL公司为了满足PCI总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些EDA供应商参与通用模型格式的确定。

这样，IBIS 1.0 在1993年6月诞生。

1993年8月更新为IBIS 1.1版本，并被广泛接受。

此时，旨在与技术发展要求同步和改善IBIS模型可行性的IBIS论坛成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。

1995年2月IBIS论坛正式并入美国电子工业协会EIA (Electronic Industries Association)。

1995年12月，IBIS 2.1 版成为美国工业标准ANSI/EIA-656。

1997年6月发布的IBIS 3.0版成为IEC 62012-1标准。

1999年9月通过的IBIS 3.2版为美国工业标准ANSI/EIA-656-A。

目前大量在使用中的模型为IBIS 2.1、IBIS 3.2 版本。

二、IBIS模型IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。

它的仿真速度是SPICE模型仿真速度的25倍以上。

人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。

IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。

由于来自测量或仿真数据，IBIS模型较容易获得，IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的IBIS模型。

所以IBIS模型被广泛应用于系统的信号完整性分析。

IBIS模型是以I/O缓冲器结构为基础的。

I/O缓冲器行为模块包括：封装RLC参数，电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。

图1为IBIS 模型结构。

图1：IBIS模型结构说明虚线的左边为输入的模型结构，右边为输出的模型结构电路的输入输出行为可定义为一个简单的功能集，以便生成IBIS模型。

缓冲器的主要构成部件是封装的寄生RLC参数、电源和地箝位、门槛电压以及使能逻辑、上升沿、下降沿、高电平和低电平状态、摆率（dv/dt）。

输入的模型结构可以细化用图2表示。

图2：输入的模型电路图其中：C_pkg, R_pkg, L_pkg 为封装参数C_comp 为硅片上脚的压焊盘电容Power_Clamp 为低端ESD结构的V/I 曲线GND_Clamp 为低端ESD结构的V/I 曲线类似输入的模型，输出的模型结构可以细化用图3表示。

图3：输出的模型电路图其中：Pullup, Pulldown 为高电平和低电平状态的V/I曲线。

Ramp 为上升沿和下降沿的摆率（dv/dt）。

指的是输出电压从20%--80%的电压输出幅度所用的时间。

为了更加准确地描述上升沿和下降沿的过程，有上升沿和下降沿的V/T 曲线。

三、IBIS模型的建模过程IBIS模型的建模方式有两种：一是通过SPICE仿真结果转换；另一种是通过对器件进行测量而获得建模所需的参数进行建模。

见图4。

图4：IBIS模型的建模过程四、IBIS模型参数及模型示例IBIS模型中包含了一些基本的参数，同时也给用户选择参数的机会。

C_pkg , R_pkg , L_pkg : 封装的RLC参数C_pin , R_pin , L_pin : 引脚的RLC参数C_comp ：硅片上引脚的压焊盘电容[PullUp]：输出高电平状态的V/I曲线。

示例见图5。

[PullDown]：输出低电平状态的V/I曲线。

示例见图6。

[Power_Clamp]：高端ESD的V/I曲线。

示例见图7。

[GND_Clamp]：低端ESD的V/I曲线。

示例见图8。

[Rising Waveform]：输出上升沿的V/T曲线。

示例见图9。

[Falling Waveform]：输出下降沿的V/T曲线。

示例见图10。

dV/dT_r, dV/dT_f：输出上升沿和下降沿的摆率。

即：从20%~80%，或从80%~20% 电压输出幅度所需的时间。

在测定V/I曲线时，电压的扫描范围，见表1：表1：电压的扫描范围[PullUp]，[Power_Clamp] 曲线中，电压是以VCC作为电压参考点。

所以在IBIS模型中相应的电压值要作以下调整：V table = VCC- V measured图5：PullUp V/I 曲线示例图6：PullDown V/I 曲线示例图7：Power_Clamp V/I 曲线示例图8：GND_Clamp V/I 曲线示例图9：Rising Waveform] V/T 曲线示例图10：Falling Waveform] V/T 曲线示例IBIS模型示例：器件的IBIS模型至少包含文件头、器件描述、模型描述三个部分，复杂的模型还可以包含子模型、封装模型。

第一：文件头部分。

所用的关键词及示例如下：[IBIS Ver] 2.1[Comment char] |_char[File name] lx16244t.ibs[File Rev] 3.1[Date] August 31 '98[Source] SPICE-to-IBIS translation (Bench correlated model)| Temperature: 25C typ, -40C max, 85C min.[Notes] Generated by Peter R. LaFlamme (Backplane and ModelingApplications Engineer)[Disclaimer](C) Copyright Fairchild Semiconductor Corporation 1998All rights reserved第二：器件描述部分。

所用的关键词及参数示例如下：|******************************************************************************| COMPONENT: LCX16244MTD|****************************************************************************** [Component] 74LCX16244MTD[Manufacturer] Fairchild Semiconductor Corp|[Package]| variable typ min maxR_pkg 0.1 0.1 0.1L_pkg 2.0n 1.37n 4.2nC_pkg .15p .1p .2p[Pin] signal_name model_name R_pin L_pin C_pin1 OE1 cntrl NA 4.16n 0.20p2 O0 data_o NA 3.57n 0.15p第三：模型描述部分。

所用的关键词及参数示例如下：|*******************************************************************| Model data_o|*******************************************************************|[Model] data_oModel_type 3-statePolarity Non-InvertingEnable Active-LowVmeas =1.5000E+00Cref =3.0000E-11Rref =5.0000E+02Vref = 0.000C_comp 8.0000pF NA NA|[Temperature Range] 25.0000 85.0000 -40.0000 [V oltage Range] 3.3000V 3.0000V 3.6000V [Pulldown]| voltage I(typ) I(min) I(max)|-3.3000 0.000 -1.0000E-02 0.000……[Pullup]| voltage I(typ) I(min) I(max)|-3.3000 2.3300E-01 1.8300E-01 3.2300E-01……[GND_clamp]| voltage I(typ) I(min) I(max)-3.3000 -1.7020E+01 -1.7320E+01 -1.6710E+01……[POWER_clamp]| voltage I(typ) I(min) I(max)-3.3000 0.0000E-00 0.0000E-00 0.0000E-000.0000 0.0000E-00 0.0000E-00 0.0000E-00|[Ramp]| variable typ min maxdV/dt_r 1.6476/0.5610n 1.3728/0.7770n 1.8924/0.4241ndV/dt_f 1.7691/0.6726n 1.5094/0.9466n 1.9952/0.4795nR_load = 75.0000[Rising Waveform]R_fixture = 75.0000V_fixture = 0.000| time V(typ) V(min) V(max)|0.000 3.5245E-04 3.5835E-04 1.6265E-04……[Falling Waveform]R_fixture = 75.0000V_fixture = 3.3000| time V(typ) V(min) V(max)|0.000 3.2995E+00 3.0570E+00 3.5650E+001.2000E-10 3.3000E+00 3.0580E+00 3.5650E+00……| End [Model] data_o|| End [Component] LCX16244|[End]五、在使用IBIS模型中常遇到的问题和解决方法IBIS模型的来源有以下四种：1、器件供应商提供；2、从专业的IBIS模型公司购买所需的器件模型；3、自己从网上下载；4、自己根据测试数据或根据资料的数据建模。

合集下载

数字器件IBIS模型的电特性数据测试系统的设计与实现

数字器件IBIS模型的电特性数据测试系统的设计与实现

数字器件IBIS模型的电特性数据测试系统的设计与实现数字器件IBIS模型的电特性数据测试系统的设计与实现一、引言随着科技的不断发展，数字器件在各个行业中的应用日益广泛。

数字器件的电特性数据对于正确分析和设计数字电路至关重要。

IBIS（Input/Output Buffer Information Specification）模型是一种通用的数字器件模型，用于描述数字器件的输入输出缓冲器的电特性。

因此，开发一个可靠的电特性测试系统对于数字器件的设计和检验是非常重要的。

二、测试系统的设计1. 系统需求分析在设计该测试系统之前，我们首先需要对测试系统的需求进行分析。

测试系统需要具备以下功能：（1）能够实现对数字器件IBIS模型的电特性数据进行测试；（2）能够生成测试信号；（3）能够采集和分析测试数据；（4）能够对测试结果进行展示和保存。

2. 系统架构设计测试系统的架构设计应该包括测试信号生成模块、测试信号采集模块、数据分析模块和结果展示模块。

其中，测试信号生成模块用于生成各种测试信号，包括直流信号和交流信号；测试信号采集模块用于采集被测试数字器件的输入输出电特性数据；数据分析模块用于分析采集的数据，提取数字器件的电特性参数；结果展示模块用于展示和保存测试结果。

三、系统实现1. 硬件设计测试系统的硬件设计主要包括信号发生器、信号采集器和数据处理器。

信号发生器用于生成各种测试信号，可以是一个基于FPGA的数字信号发生器；信号采集器用于采集被测试数字器件的输入输出电特性数据，可以是一个高速数字采集器；数据处理器用于对采集的数据进行处理和分析，可以是一台计算机。

2. 软件设计测试系统的软件设计主要包括测试信号生成软件、测试信号采集软件和数据分析软件。

测试信号生成软件用于控制信号发生器生成各种测试信号；测试信号采集软件用于控制信号采集器采集被测试数字器件的输入输出电特性数据；数据分析软件用于对采集的数据进行处理和分析，提取数字器件的电特性参数。

IBIS 模型：信号完整性分析的一种渠道,第1 部分

IBIS 模型：信号完整性分析的一种渠道,第1 部分

IBIS 模型：信号完整性分析的一种渠道，第 1 部分作者：Bonnie Baker，德州仪器(TI) 高级应用工程师TI 正在开发一套新的数字输入/输出缓冲器信息规范(IBIS) 仿真模型，旨在满足各种客户需求。

这种模型（请参见图1）可用于仿真环境中，帮助解决诸如板级过冲、欠冲或者串扰等问题。

在更基础层面，IBIS 模型提供了一些有用的产品信息，例如：引脚电容及寄生效应或者数字输出缓冲器的升/降时间。

图 1 数字I/O 缓冲器IBIS 模型的结构图本文即系列文章之第 1 部分（共 3 部分）介绍了IBIS 模型的一些基本组成及其在SPICE 环境中生成的过程。

第 2 部分将研究IBIS-模型验证。

第 3 部分将介绍IBIS 用户如何研究信号完整性问题，以及印刷电路板(PCB) 开发阶段期间出现的一些问题。

如图 1 所示，IBIS 模型包含所有引脚的封装寄生效应和硅输入电容(C_comp)。

IBIS 模型还包括产品工作范围内和电源以外（电源钳位、接地钳位、上拉和下拉盒）产品DC 运行的一些数据表格。

另外，图 1 所示输出模型结构还有一些表明产品工作范围内AC 或瞬态响应（升降斜线）的表格。

IBIS 模型包括一些反映产品运行的AC 和DC 表格。

这种模型具有许多实现PCB 连接接口的引脚及封装寄生组件。

仿真模型产生数字缓冲器与PCB 之间相互作用的性能，但忽略了与芯片中节点的相互作用。

IBIS 模型对系统级PCB 行为进行仿真，特别是对外部世界到产品数字输入/输出(I/O) 缓冲器的连接进行建模。

IBIS 模型基础IBIS 模型包含了与IC 芯片数字缓冲器相关的一些信息。

IBIS 模型的核心以电流-电压(I-V) 表的形式提供了产品缓冲器的DC 信息，并以电压-时间(V-t) 表的形式列出了其AC 信息。

如果这些表均通过产品的SPICE 平台产生，则其可能包括额定、强和弱角，以及工艺、电源电压和温度的变化。

IBIS学习心得及使用

IBIS学习心得及使用

IBIS 学习心得及使用
IBIS(Input/Output Buffer InformaTIon SpecificaTIon)模型是基于V/I 曲线
的对I/O Buffer 快速准确建模的方法，其目的是提供一种集成电路制造商与仿真软件供应商以及设计工程师之间相互交换电子元件仿真数据的标准方法。

IBIS 是一种行为模型，它不是从要仿真的元件的结构出发定义的，而是从元件的行为出发定义的。

IBIS 本身是一种标准的文本格式，它记录驱动器和接收器的不同参数，如驱动源输出阻抗、上升/下降时间以及输入负载等参数，但它不说明这些记录参数是如何使用的。

IBIS 模型分为驱动器模型和接收器模型，如下图示：
Pull up/pull down：标准输出缓冲器的上拉和下拉晶体管，用直流I/V 数据
表来描述它们的行为。

Power clamp/gnd clamp：静电放电和钳位二极管，用直流I/V 数据表来描述
它们的行为。

Ramp：表示输出从一个逻辑状态转换到另一个逻辑状态，用dV/dt 来描
述。

C_comp：硅晶圆电容，它是不包括封装参数的总输出电容。

R_pkg/L_pkg/C_pkg：封装带来的寄生电阻、电感和电容。

无论是驱动器模型还是接收器模型都是由两部分组成的：缓冲器结构模型（[model] secTIon）和封装因子（[component]&[pin] secTIon）。

IBIS 文件结构
IBIS 文件包括了从行为上模拟一个器件的输入、输出和I/O 缓冲器所需要。

IBIS模型解说

IBIS模型解说

IBIS模型解说IBIS模型解说1.IBIS模型的一些基本概念IBIS这个词是Input/Output buffer information specification 的缩写。

在业界经常会把spice 模型描述为transistor model，是因为spice描述了电路内部的细节问题。

而把IBIS模型描述为behavioral model，是因为IBIS 只是描述了电路的外在表现，它像个黑匣子一样，根据输入得到输出结果，而不需要了解电路的内部细节。

IBIS模型的仿真精度依赖于模型的准确度以及考虑的worse case。

2.IBIS模型的构成从上图可以看出，IBIS模型包括如下的一些信息（部分model有一些信息会省略掉）：VI 曲线: Pullup，Pulldown，POWER clamp，GND clampVT曲线: Rise waveform, Fall waveform还有一些其它比较重要的信息比如Die capacitance（C_comp）以及package parameter（RLC）。

3.IBIS的应用场合任何电路都可以用下面的模型来描述：Driver ---interconnect---ReceiverIBIS模型描述的是Driver/Receiver的行为特性，而不是它们的电路特性，因此模型内部的逻辑延时是没有考虑的（这正是区分Tco的原因），通过使用IBIS模型，可以得出interconnect对于电路的影响。

由于IBIS支持的buffer type很多，每个类型都会有对应的格式以及需要包含的信息，常用有output, input以及IO 模型。

4.IBIS模型的VI/VT曲线Pull down曲线由来（此曲线需要考虑与clamp 曲线重复的部分）：Ground clamp 曲线由来：Pull up 曲线由来（此曲线需要考虑与clamp 曲线重复的部分）：Power clamp 曲线由来：注意：IBIS里面定义电流流入方向为正；在此图中pull up 以及power clamp 曲线都没经过转化。