当前位置：文档之家 › 微机原理第二章ch2-2

微机原理第二章ch2-2

  • 格式：pptx
  • 大小：419.54 KB
  • 文档页数：27

下载文档原格式

  / 27

合集下载

微机原理第二章资料精品PPT课件

微机原理第二章资料精品PPT课件
▪ 总线接口部件（BIU） ▪ 组成：①段寄存器(DS、CS、ES、SS)；
②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 ▪ 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和 I/O接口之间的数据传送。
取指令 执行指令 取指令 执行指令 取指令 执行指令
时间
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
8
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
微型计算机原理及其应用
——8086/8088
1
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
9
8086/8088微处理器——微处理器的内部寄存器
8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包 括指针寄存器、变址寄存器等。
一. 通用寄存器
8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数， 也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称 为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器 在具体使用上有一定的差别。

[理学]微机原理 第二章ppt课件

[理学]微机原理 第二章ppt课件
➢ 集成度高
➢ 时钟频率高
➢ 采用超标量流水线构造 ➢ 采用分立的指令Cache和数据Cache构造， 可以无冲突地同时完成指令预取和数据读写 ➢ 采用新型的分页形式 ➢ 固化常用指令，使指令的运行得到进一步 加快 ➢ 内部提供了一个称之为分支目的缓冲器， 从而加快了循环操作的速度
➢ 重新设计的浮点运算部件，速度比80486快 10多倍
每次需要生成物理地址时，一个段存放器 会自动被选择，且能自动左移4位，再与一 个16位的偏移地址相加，产生所需要的20 位物理地址。
8086有4个段存放器CS、DS、SS、ES用来存放段地 址，还有6个16位的存放器〔IP、SI、DI、BX、BP、 SP〕用来存放偏移地址。在寻址时到底应该使用 哪个存放器是BIU根据执行操作的要求来确定的。
其中：第0位为最低位，第7位称为最高位。一 个字节可以表示28个不同值。
〔3〕字：通常，一个字的长度是16位，字中 位的编号从右到左依次是0～15，其中低8 位为低位字节，高8位为高位字节，如下图。 一个字可以表示216个不同值。
➢同时引进了虚拟地址空间的概念。
➢ 80286内部构造中，除了EU执行单元外， 总线接口部件BIU又细分成地址部件AU、指令 部件IU和总线部件BU
➢ 80286微处理器有两种工作形式：实地址 方式和保护虚拟地址方式 3. 80386微处理器
➢ 是一种32位微处理器
➢ 引进了线性地址和分页处理的概念
➢ 采用了流水线构造
➢ 引入高速缓冲存储器
➢ 80386的内部构造是由6个并行操作的功能部件 组成，即总线接口部件、代码预取部件、指令译 码部件、存储器管理部件、指令执行部件与指令 控制部件。
4. 80486微处理器
➢ 80486主要特征是运算速度快，称之为超级32位 CPU

微机原理2-2

微机原理2-2
EQ、NE、GT、LT、GE、LE 例： OP1 NE OP2 若关系成立，结果为0FFFFH。反之，为0000H。
接着判断FLAG寄存器中CF和ZF标志进行分支转移。
《微机原理与接口技术》教学课件 7
2) 修改属性运算符
使用格式
类型说明符 PTR 地址表达式
P.81
使用说明
若（DS）=2000H，（BX）=1000H，（210001H）＝02H MOV byte ptr [BX]，5
Buf2 dw 1234H，5678H，9000H
思考：
Dseg Ends ，
1. Buf1中10H元素的偏移地址为 2. Buf1中10H元素的物理地址为
Buf2中第一个元素的低8位34H的偏移地址为
， Buf2中第一个元素的低8位34H的物理地址为
《微机原理与接口技术》教学课件
。
。
25
⑤ 程序结束伪指令（ End ）
《微机原理与接口技术》教学课件 21
② 段分配（约定）伪指令（ Assume ）
格式：Assume 段寄存器：段名 [, 段寄存器：段名 ,···] ···
P.77
功能：说明源程序中定义的段由哪个段寄存器去寻址。
应用：数据段用DS，代码段用CS，堆栈段用SS，附加段用ES。
应用举例：
段定义 Cseg Segment ‘code’ Assume CS:Cseg , SS:Sseg, DS:Dseg （段体：程序设计） Cseg Ends
通常使用‚缺省‛参数。
《微机原理与接口技术》教学课件 20
类别
数据段 —— ‘Data’ 代码段 —— ‘Code’ 堆栈段 —— ‘Stack’
P.76

微机原理课件第2章

微机原理课件第2章

与DS配合使用 用SI存放源操作数的偏移地址 用DI存放目标操作数的偏移地址
13
5. 指令指针寄存器
IP寄存器 —— 指令指针寄存器，存放下一次要取
出执行的指令的偏移地址 •与CS结合使用构成真正的指令物理地址 (CS*16+IP) •用户不能直接更新使用，只能由系统自动更新
14
部分寄存器一般用途示意
重叠

但要求：段的分配只能从地址低4位均为0的内存单 元开始
31
存储器分段图示
最大64KB，最小16B
32
存储器分段例
33
段首地址、段基地址和偏移地址
60000H 60002H 00H 12H
段首地址(20位)
××× ••• ×××
偏移地址 =0002H
0000 一定为0
段基地址（16位）
每个段都从低4位为0的存储单元开始 段首地址的高16位称为段基地址 偏移地址为相对于段首地址的偏移量
8086/8088提供20条地址总线，可寻址的存储空间为
220=1MB

每个存储单元的地址均为20位(但一般用5个十六进制 数书写)

地址范围为：00000H--0FFFFFH
21
字节数据与字数据的存储

存储在一个存储单元中的数据称为字节数据


字节数据的存储：按顺序存放
其存储单元的地址，叫做该字节数据的存储地址
17
标志寄存器置位问题

状态标志位由ALU运算的结果置位

控制标志位需要在程序中用专门的指令置位
18
运算对标志位的影响的例
19
第2主题问题 8086/8088的存储器组织
主要内容：

微机原理第2章课件

微机原理第2章课件

2.4 微处理器的寄存器组织
IF(Interrupt Enable Flag): 可由指令置1/清0:
外部可屏蔽中断允许标志。
STI；IF=1，CPU处于开中断状态。
CLI；IF=0，CPU处于关中断状态。
1时,CPU能响应外部可屏蔽中断请求; 当IF=
0时,CPU不能响应外部可屏蔽中断请求。
IF对外部非可屏蔽中断请求以及CPU内部的中 断不起作用。
5
2.1 微处理器的外部结构
二、数据总线
用于CPU和存储器或I/O接口之间传送数据，是 双向的。
微处理器数据总线的条数决定CPU和存储器或 I/O设备一次能交换数据的位数，是区分微处理器 是多少位的依据。
8086 CPU 的数据总线是 16 条，我们就说 8086 CPU是16位微处理器。
6
2.4 微处理器的寄存器组织
32
2.4 微处理器的寄存器组织
ZF(Zero Flag)零标志位。 如果运算结果各位都为零，则ZF=1，否则 ZF=0。 SF(Sign Flag)符号标志。 它总是和结果的最高位(字节操作时是D7，字 操作时是D15)相同，因为在补码运算时最高位是 符号位，所以运算结果为负时，SF=1，否则SF=0.
57
2.5 微处理器的存储器和I/O组织
15 段寄存器 0
15 EA
0
16位段基址
16位偏移地址
19
0
16位段基址 0 0 0 0
∑
19
0
20位物理地址
图 2.11 物理地址的形成
58
2.5 微处理器的存储器和I/O组织
例1：某单元的逻辑地址为4B09H:5678H，则该存 储单元的物理地址为：

微机原理课件课本 第二章节

微机原理课件课本 第二章节

微型计算机原理及其应用第二章80x86微处理器合肥工业大学计算机与信息学院2012-02第二章80x86微处理器2.1 微处理器的基本结构2.2 Intel8086微处理器2.3 8086中的程序状态字和堆栈2.4 8086系统的组成2.5 8086系统时钟和总线周期2.6 80386微处理器*2.7 80486微处理器*2.8 Pentium处理器*22.1 微处理器的基本结构1. 算术逻辑单元ALU2. 控制器3. 总线与总线缓冲器4. 寄存器阵列32.1.1 算术逻辑单元ALU数学问题的求解可分解为算术和逻辑运算实现。

¾在算术运算中，若符号数采用补码表示，则减法可用加法实现；乘除法可通过多次的加减和移位实现。

¾在逻辑运算中，只要具备“与”、“或”、“非”、“异或”等功能的部件就能实现各种复杂的逻辑运算。

¾所以，在不考虑数据信息表示方式的情况下，计算机只要具备加法、“与”、“或”、“非”等运算和移位操作功能，就能实现各种算术运算和逻辑运算。

算术逻辑单元(Arithmetic Logic Unit，ALU)¾是一个对二进制数进行算术和逻辑运算的部件。

42.1.1 算术逻辑单元ALUALU的主要功能¾硬件实现基本运算加、减、求补、与、或、非、异或、移位、BCD码运算的十进制调整等。

¾乘除法运算中低档的8位微处理器：乘除法运算是通过软件编程实现的，它由加、减、移位功能组合完成。

高档的8位微处理器和16位以上的微处理器：专用的乘除法指令，其乘除法运算功能也由硬件电路来完成。

¾浮点运算在8位或16位微处理器中，所有数都采用定点数表示，浮点数由两个定点数组成，浮点运算采用软件编程实现。

高性能微处理器中集成了专门的浮点处理器，并有专门的浮点运算指令。

562.1.1 算术逻辑单元ALUALU 的构成与工作原理数据寄存器标志寄存器十进制调整ALU 内部总线内部总线☆核心：加法器（与门+或门电路）加法运算减法运算：补码表示Î加法乘除运算：用移位操作实现数据经内部总线进入DRDR 的待运算数据和FR 的进位标志(CF)输入ALU结果送DB 或DR ，同时将运算结果的状态送FR 保存。

微机原理课件 ch02(中)

微机原理课件 ch02(中)

Example: 8086/8088
Intel 8086和Intel 8088溯源 Intel 8086/8088的基本技术指标
主频：4.77MHz 16位的内部体系结构 数据线16位/8位 20位地址线 16位I/O端口地址线 其他
Example: 8086/8088
微处理器的制造工艺限制
状态寄存器
状态寄存器由一个或一组寄存器构成。用来保存由算 术指令和逻辑指令运行或测试后的结果、建立的各种 条件码内容以及系统中断和系统工作状态等信息。
2021/1/10
PageTo2ng4ji
University
寄存器
正如 “擦写板”,在CPU内部,程序员/用户使用 寄存器来执行计算或完成其他任务.
第二章 微处理器及其架构
要点
第一节 微处理器内部架构 第二节 实模式存储器寻址 第三节 微型计算机结构
2021/1/10
第2页
2021/1/10
页
中央处理单元
中央处理单元(CPU) 是PC系统的基本部件
(无CPU 无 计算机)
基本上，一片复杂的微处理器的主要任务是按照 存储在外部存储器（RAM）中的指令来处理同样 存储在RAM中的数据.
一位全加器（FA）的逻辑表达式为：
Fi = Ai Bi Ci Ci+1 = AiBi +（Ai+Bi）Ci
2021/1/10
PagToeng8ji
University
9
Arithmetic Logic Unit Tongji University 2021/1/10
• 构成ALU的最基本构件:
Fi
一位全加器(Full Adder)
• 思考: 如何由一位全加器 Ci+1

微机原理 第二章2

微机原理 第二章2


AMWC提前写存储器命令 功能与MWTC完全一样，只是比MWTC命令提前一个时 钟周期发出。

AIOWC提前写I/O口命令 功能与IOWC完全一样，只是比IOWC命令提前一个时钟 周期发出。 AMWC和AIOWC命令是为了让一些较慢的设备或存储 器能够得到一个额外的时钟周期去执行写入操作。

INTA可屏蔽中断响应信号
8088
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0 (HIGH) MN / MX RD HOLD ( RQ/ GT0 ) HLDA ( RQ1 /GT1 ) WR ( LOCK ) IO/ M ( S2 ) DT / R ( S1 ) DEN ( S0 ) ALE INTA TEST READY RESET
有效，WAIT结束。
(正脉冲的持续时间与脉冲总周期的比值)
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
2.4 微处理器的外部引脚特性

学习时请特别关注以下几个方面：
⑴ 引脚的功能：引脚信号的定义、作用，通常采 用英文单词或其缩写表示。 ⑵ 信号的流向：信号从芯片向外输出，还是从外 部输入芯片，或者是双向的。
⑶ 有效电平：起作用的逻辑电平，是高、低电平 有效，还是上升、下降沿有效。
b)
输出命令信号

微机原理ch2

微机原理ch2

第二章第二章 8086 8086系统结构系统结构主要内容：§2-1 8086CPU 系统结构§2-2 8086CPU 的引脚功能和系统配置 §2-3 8086存储器组织 §2-4 8086CPU 时序 §2-1 1 8086CPU 8086CPU 系统结构系统结构 一、引言1、8086：Intel 系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个5V 电源和一个时钟，时钟频率分别有5MHz，8MHz 和10MHz。

2、8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。

8088有20条地址线，所以可寻址的地址空间达220即1M 字节。

图2-1 8086CPU 内部结构框图（★）二、8086CPU 的内部结构1、总线接口部件BIU（Bus Interface Unit）它是8086CPU 与外部（存储器和I/O 端口）数据交换的接口。

它提供了16位双向数据总线和20位地址总线，通过它们完成所有外部总线操作。

图2-2 总线接口部件（★）（1）总线接口部件的功能地址形成、取指令、指令排队、读/写操作数和总线控制。

（2）组成部分① 四个段地址寄存器（主要用于存放各段的首地址） CS：16位代码段寄存器； DS：16位数据段寄存器； ES：16位附加段寄存器； SS：16位堆栈段寄存器。

② 16位指令指针寄存器IP（PC）。

存放下一条要执行指令的偏移地址。

③ 20位的地址加法器。

将16位的逻辑地址转换成访问存储器的20位的物理地址。

④ 六字节的指令队列缓冲器。

功能：可存储6字节指令代码，在执行指令的同时，将取下一条指令，当指令队列有2个或2个以上的字节空余时，BIU自动将指令取到指令队列中。

CPU执行完一条指令后，可以指向下一条指令（流水线技术）。

微机原理第2章

微机原理第2章

控制标志有3个，即 ① 方向标志DF(direction flag) ② 中断允许标志IF(interrupt enable flag) ③ 跟踪标志TF(trap flag)又称为单步标志
3. 8086的总线周期的概念
指令周期、总线周期及时钟周期
微机系统的工作，必须严格按照一定的时间关系（顺 序）来进行，CPU定时所用的周期有三种，即指令周期、总 线周期和时钟周期。
2. 执行部件
功能：从BIU的指令队列中取出指令代码，经指令译码器译码后执行 指令所规定的全部功能。执行指令所得结果或执行指令所需 的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读 / 写操作。由下列4部分组成： ① 4个通用寄存器，即AX、BX、CX、DX； ② 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； ③ 标志寄存器； ④ 算术逻辑部件ＡＬＵ(arithmetic logic unit)。
AH BH CH DH AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器
SP BP SI DI
IP
通Байду номын сангаас寄存器
地址指针和 变址寄存器
总线周期 T2 T3 T4
缓冲
数据
① T1状态，发地址信息,以指出要寻址的存储 单元或外设端口的地址。 ② T2状态，撤销地址，使总线低16位浮置成 高阻状态为传输数据做准备，总线的高4位输 出状态信息，用来表示中断允许状态以及当 前正在使用的段寄存器名等。 ③ T3状态，高4位 提供状态信息，低16位数 据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。

2019微机原理及接口技术课件CH2.ppt

2019微机原理及接口技术课件CH2.ppt
四． 数据传输方式不同，有并行、串行之分。 五． 它们不能与CPU直接相连,必须经过中间电路再与系统相连,这部分电路被
称为I/O接口电路。
具体的接口设计方法将在第4章详细讲述
15/81
输入/输出数据传输控制方式
输入输出控制方式——程序控制方式
一．无条件控制（同步控制）
1. 特点：要求外设数据变化缓慢，操作时间固定，可以被认为始终处于 就绪状态，如一组开关或LED显示管。
二．改变
1. 改变串行执行模式，发展并行技术； 2. 改变控制驱动方式，发展数据驱动、需求驱动、
模式驱动等其它驱动方式；
1. CPU指令集
指令（Instruction）是CPU执行某种操作的命令。 指令系统是某一类CPU所能识别和执行的全部指 令的集合。
每种CPU都有它自己支持的指令集合（ ARM、
总线与接口、CPU组织、存储器组织、输入/输出组织
三．计算机互连结构 interconnection
1. 总线：要素、组织、仲裁、带宽、时序 2. 串行总线
四．计算机工作原理
2.1.1 冯· 诺依曼体系结构
一．硬件组成 五大部分: 运算器、控制器、存储器、输入设备、输出设备 核心和关键：存储器
二．信息表示：二进制 计算机内部的控制信息和数据信息均采用二进制表示，
和寻址方式的效能是否都比较高； 4. 用硬件实现高频使用的指令，软件实现低频使用指令。
2. 存储器子系统
计算机系统中存储器采用分级体系结构的 根本目的是为了协调速度、容量、成本三者之 间的矛盾。
简单的二级结构：
内存 ＋
外存
一般为半导体存储器， 也称为短期存储器；
解决读写速度问题；
包括磁盘（中期存储器）、 磁带、光盘（长期存储）等；
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

堆栈操作中，BP和SP与SS联用，其中SS和BP组和形成操作数地址；SP寄存 器为出、入栈操作中的地址偏移量 字符串操作中：SI和DI与DS联用，分别存放源操作数和目的操作数的地址 偏移量。

（3）变址寄存器 SI,DI

SI 源变址寄存器--源数据的偏移地址 DI目的变址寄存器—目的数据的偏移地址
2016/4/11

通用寄存器组

AX, BX, CX, DX; SP,BP,SI,DI



（1）数据寄存器
可用于任何指令的任意操作，可以相互替换
可分解为2个8的使用。如果存储了一个16位的数据，不能同时存储另外的1个或2个8位数
有些操作规定只能使用某个寄存器，即寄存器的特殊用法
寄存器 AX，AL AH AL
处理器与外界总线联系的转接电路。 包括三组总线：20位地址总线，16/8位双向数据 总线，一组控制总线

8086 BIU的特点 8086的指令队列分别为6/4个字节，在执行指 令的同时预取并存放后续的指令代码，提高 CPU的工作效率。 地址加法器用来产生20位物理地址，送入20位 地址线寻址1M字节的内存空间



8086微处理器，外型为40引脚双列直插式
时钟频率有3种： 8086型微处理器为5MHz，
8086—2型为8MHz，
8086—1型为10MHz；

8086CPU有16根数据线和20根地址线，直接寻址空间为220， 即为1M字节。 8088CPU内部结构与8086基本相同(但对外数据总线只有8条， 称为准16位微处理器)。
特 殊 用 法
乘法/除法指令，作累加器；I/O操作时，作数据寄存器 在LAHF指令中用作目的寄存器((AH)←标志) 在BCD码及ASCII码运算指令中作为累加器； 在XLAT指令中作为累加器（AL）←((AL)＋（BX）)
BX
CX CL DX
在间接寻址中作为基址寄存器和变址寄存器
在循环程序中，作循环次数计数器 在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器（指令执行后， （CL）不变） I/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除 数为32位时，存放高16位数）


8086 CPU 结构
8086的引脚及其功能


8086存储器组织
8086系统配置

8086 CPU的时序
引脚功能复用

在不影响功能的情况下，提高引脚利用率,减少 引脚数目，简化系统。 例如：“读／写”信号控制数据处于输入还是 输出状态。

单总线、累加器结构

由于芯片面积限制，使微处理器内部寄存器的 数目，数据通路位数受到限制，绝大多数微处 理器内部采用单总线、累加器为基础的结构。
20位地址加法器(用来产生20位地址)； 6字节(8088为4字节)指令队列缓冲器； 总线控制逻辑。
BIU的段寄存器
16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，功 能：


CS：代码段寄存器，指示当前执行程序所在存储器的区域
DS：数据段寄存器，指示当前程序所用之数据的存储器区域。 SS：堆栈段寄存器，指示当前程序所用之堆栈位于的存储器
+
20位
2016/4/11
地址加法器
20位物理地址
15
指令指针

IP—指令指针寄存器

用来存储代码段中的偏移地址;


程序运行过程中IP始终指向下一次要取出的指令偏移地址
通常不能被直接访问，也不能直接赋值，指令中不会出现 IP。
指令队列缓冲器

8086为6字节。为先进先出结构 队列至少保持有一条指令，且只要有一条指令，EU就开始执行；
物理地址=段地址+偏移地址
=段寄存器内容×10H+偏移地址 取指令物理地址=(CS)×10H+(IP)

物理地址的计算方法
堆栈操作物理地址=(SS)×10H+(SP)/(BP的表达式)
存储器操作数物理地址=(DS)/(ES)×10H+偏移地址
16位 段地址寄存器
段地址寄存器 左移4位
20位
偏移地址


要不断从内存中取指令并送到指令队列；
执行指令时，配合执行部件从指定的内存单元或外设端口 中取数据，并将数据传送给执行部件；或把执行部件的操 作结果传送给指定的M或I/O口
BIU组成：

16位段寄存器(DS、CS、ES、SS)

16位指令指针寄存器IP(指向下一条要取出的指
令代码)；

BP
SP SI DI
在间接寻址中，作为基址寄存器
在堆栈操作中，作为堆栈指针 间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器 在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器
（2）指针和变址寄存器

用来存放段地址偏移量，用来形成操作数物理地址

规定：

工作过程 从BIU的指令队列取指令、进行译码、执行指令。
内部寄存器结构
寄存器的作用：存放运算过程中所需要的操作数地址、操作数 及中间结果。 寄存器的特点：存取速度比存储器快得多。 寄存器的分类：

通用寄存器组 指针和变址寄存器 段寄存器 指令指针及标志位寄存器
8086/8088CPU的寄存器结构



8086/8088微处理器的编程结构
编程结构：是指从程序员和使用者的角度看到的结构，亦可称 为功能结构。


从功能上来看，8086CPU可分为两部分
总线接口部件BIU（Bus Interface Unit） 执行部件EU（Execution Unit）

EU与BIU的流水线操作：EU与BIU可独立工作，BIU在保证
EU与片外传送操作数的前提下，可进行指令预取，与EU可 重叠操作。
20位地址总线
AH BH CH DH AL BL CL DL SP BP SI DI
地址加 法器
∑
16位数
通用 寄存器
据总线
CS DS SS ES IP 内部寄存器
输入/输出 控制电路
16位ALU 数据总线
暂存器 ALU EU 控制器

指令队列只要有空，BIU自动执行取指操作，直到填满为 止； 若EU要进行M/IO存取数据，BIU在完成现行取指操作周 期后进行。 当执行转移指令时，EU要求BIU从新的地址中重新取指。 队列中原有指令被清除。新取得的第一条指令直接送EU 执行，随后取得的指令填入队列


总线控制逻辑
发出总线控制信号
外 部 总 线
1 2 3 4 队列 总线 6位指令队列 缓冲器
标志寄存器 执行部件(ALU)
总线接口部件 （BIU)
1、总线接口部件(BIU)
功能：生成访问单元地址、取指令，送入指令队列，读写操
作数和总线控制，实现CPU与存储器和I/O接口之间的数据传
送。

访问存储器时，需要生成20位的物理地址；
8086存储器

段结构 分段管理
16条地址线：216=64K； 20条地址线220=1M 每段最长64K字节，最小16字节（起始地址能被16 整除，低四位为0） 1M按64K划分，可分为16个段（220=24*216）
分段后任一存储单元的确定，逻辑上需要两个量
段起始地址—段基地址（段地址/段基址） 确定段在内存位置 段内偏移量—段偏移地址 （相对段起始的偏移量） 确定段内位置
段寄存器

DS, CS,SS, ES 存放段地址
CS DS SS ES 取指—CS:IP 堆栈—SS:SP 源串—DS(CS, DS,ES):SI 目的串—ES:SI BP基址寻址—SS(CS,DS,ES)寻址方式 数据存取—DS(CS, DS, ES,SS) 寻址方式
段寄存器使用约定
例如：CS＝0FE00H，IP＝0400H，则表示要取指令 代码的物理地址为0FE400H。
2.执行部件（EU）

功能

指令译码、执行指令。

组成

ALU(算术逻辑单元)； 通用寄存器(AX、BX、CX、DX)； 专用寄存器(BP、SP、SI、DI)； 标志寄存器(PSW)；

EU控制器
可控三态电路

当总线处于高阻状态时，该总线在逻辑上与所有连接负载断开。 采用可控三态电路与总线相连，当微处理器外总线同时连接多
个部件，可避免总线冲突相信号串扰，不工作器件所连的三态
电路处于高阻状态。
总线分时复用

同一总线在不同时间传输的是不同功能的信号。地址总线和数 据总线使用了相同的引脚，节省了引脚但增加了操作时间。 8086/8088采用总线分时复用方法在不影响CPU功能的情况下， 减少了CPU的引脚数目，使系统得到简化。 源自 逻辑地址=段基地址：段偏地址


编程：单元地址由逻辑地址表示； 实际：段基地址由段寄存器提供 段偏地址由指令寻址方式给出

物理地址（实际地址）的形成

20位物理地址由地址加法器来产生 实际地址：20位 逻辑地址： 段基址（段寄存器的内容）16位 偏移地址（距离段起始字节的距离）16位 20位实际物理地址=段地址左移4位+段内偏移
区域

ES：附加段寄存器，指示当前程序所用之数据位于的另外存 储器区域，在字符串操作中常用到
分段技术


处理器在它的总线上可寻址的存储器称为物理存储 器。物理存储器按照存储单元（字节）序列组织。 每个存储单元赋予一个唯一的识别号，即单元地址， 称为物理地址 物理地址从0开始到末单元结束 处理器直接寻址空间与地址线数有关2n