当前位置：文档之家 › 实验47验证性实验——移位寄存器逻辑功能测试和应用.docx

实验47验证性实验——移位寄存器逻辑功能测试和应用.docx

  • 格式：docx
  • 大小：95.20 KB
  • 文档页数：4

实验 47 验证性实验——移位寄存器逻辑功能测试和应用一． 目的l ． 移位寄存器的 功能； 2．掌握集成 路 4 位双向移位寄存器的使用方法；3．学会 用移位寄存器 数据的串行、并行 和构成 形 数器。

二． 原理l ．移位寄存器的特点寄存器中所存的数据在CP 脉冲作用下能依次左移或右移。

有些集成移位寄存器同有左移或右移控制端， 可根据左移或右移信号 双向移位的要求。

根据 D IR S 1 S 0Q 01615 14 13 12 11 10 9移位寄存器存取信息方式的不同分D 0 49Q 1V DD Q 0 Q 1 Q 2 Q 3 CP S 1 S 0D 1 1串入串出、串入并出、并入串出、D 2 0CD40194(74LS194)4Q 24 种形式。

D 3 DR dD IR D 0 D 1 D 2 D 3 D IL V SS并入并出C本 用的 4位双向通用移D ILQ 312 345678CP R d位寄存器 CD40194 或 74LS194，两者功能和引脚相同， 可互 使用。

(a)(b)符号及引脚排列如47-1 所示。

图 47-1 CD40194 的逻辑符号 (a 图)及引脚功能 (b 图 )其中， D 0、 D 1、 D 2、 D 3 并行入端； Q 0、 Q 1、 Q 2、 Q 3 并行 出端： D IR 右移串行 入端，D IL 左移串行 入端；S 1 、S 操作模式控制端；ˉ R ˉ脉冲 入端。

d 异步 (亦称 无条件 )清零端； CPCD40194 有 5 种不同操作模式：即数据在D 3、 D 2、 D 1、 D 0 端并行送入寄存、右移(数据由 Q 0→Q 3 移 )、左移 (数据由 Q 3→Q 0 移 )、保持及清零。

S 1 、S 和ˉR 端的控制作用如表 47-1 所示。

表 47-1 S 、S 0和 R ˉ 的控制作用0 d 1 d2．移位寄存 功能 输 入输 出器的用途 CP SD D D D DQd 1 0 IRIL 0 1 2 3 0 1 23R ˉ SDQQ Q移位寄存器清零╳0╳╳ ╳╳╳╳╳╳00 0 0 除了可以作 寄 置数↑1 11 ╳ ╳a bc d abc d存器外， 通 适当 右移 ↑ 1 0 1 DSR╳╳ ╳ ╳ ╳ D SR Q 0 Q 1Q 2的 接， 可以成 左移↑11╳DSL╳╳╳ ╳Q 1Q 2Q 3 D SL移位寄存器型 保持↑100n n n n╳╳╳╳╳╳Q 0Q 1 Q 2 Q 3 数器、 序脉冲1nnnn保持↓╳╳ ╳╳╳╳╳ ╳Q 0Q 1Q 2Q 3生器、 串行累加器等， 可用作数据 ，即把串行数据 并行数据、 并行数据 串行数据等。

本研究移位寄存器如何成 形 数器和数据的串、并行 。

其他用途自行参考有关料。

(1) 形 数器形 数器如47-2 所示，是把移位寄存器的 出反 到它的串行 入端，利用循移位 数。

把 出端 Q 3 与右移 入端 D IR 相 ， 初始状Q 0Q 1Q 2Q 3=1000 ， 在脉冲 CP 的作用下， Q 0Q 1 Q 2Q 3 将依次 0100→0010→0001→1000→⋯⋯，如表 47-2 所示。

然它是利用 4 个有效状 表示 数 果，种 型的 数器通常称 形 数器。

47-2 所示 路可以由各个 出端 出在 上有先后 序的脉冲，因此也可作 序脉冲 生器。

如果将 出端 Q 0 与左移串行 入端 D IL 相 接，即可左移循 移位。

(2) 数据串行、并行 入 出相互 ①串行 入／并行 出 路串行输入／并行输出转换是指串行输入的数据，经转换电路后并行输出。

图47-3 所示是由 CD40194(74LS194)4 位双向移位寄存器组成的7 位串行输入／并行输出转换电路。

Q0 Q1 Q2 Q3CD40194 D IRCP 47-2 形数器并行出束志串行右Q0Q1Q2Q3S1Q4Q5Q6Q7S1移入“1”1⋯dCD40194(1) S0CD40194(2) S0“1”d0d1D IR D IRR d n D 0D 1D 2D 3 R d D0D 1D 2D 3RdCP CPCP“1”47-3 七位串行入／并行出器表 47-2 形数器功能表电路中 S0端接高电平l， S1受 Q7控制，两片寄存器连接成CP Q0Q1Q2Q3串行输入右移工作模式。

Q7是转换结束标志。

当Q7=l 时。

S1为010000，使之成为 S1S0=0l 的串入右移工作方式，当Q7=0 时， S1=1，10100 20010有 S1S0=11，则串行送数结束，标志着串行输入的数据已转换成30001并行输出了。

其中所使用的非门可用74LS04( 见实验43) 或CD4069( 见实验 62)。

串入／并出转换具体过程如下：表 47-3器功能表转换前，ˉR d加低电平，使1、2 两CP Q0Q1Q2Q3Q4Q5Q6Q7明片寄存器的内容清零，此时S1S0=11，000000000清零寄存器执行并行输入工作方式。

当第一101111111送数个 CP 脉冲到来后，寄存器的输出状态2d00111111右3d1d0011111 Q0～ Q7为 01111111，与此同时 S1S0变移4d2d1d001111操为 01，转换电路变为执行串入右移工作5d3d2d1d00111作1 片的 D IR端加6 d 4d3d2d1d0011方式，串行输入数据由七入。

随着 CP 脉冲的加入，输出状态的7d5d4d3d2d1d001次8d6d5d4d3d2 d 1d0047-3 所示。

变化可列成表901111111送数由表 47-3可知，右移操作七次后，Q7变为 0， S1S0又变为 11，说明串行输入结束。

这时，串行输入的数码已转换成了并行输出。

当再来一个 CP 脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。

②并行输入／串行输出转换器并行输入／串行输出转换器是指并行输入的数码经转换电路之后，换成串行输出。

图 47-4 所示是用两片 CD40194(74LS194) 组成的 7 位并行输入／串行输出转换电路，它比图 47-3 所示电路多了两个与非门G1和 G2，电路工作方式同样为右移。

寄存器清零后，加一个转换启动信号 (负脉冲束志或低电平 )。

此时，由于G1&方式控制S1S0为 11，转换电路执行并行输入操作。

当第一个 CP 脉冲到来后 ,Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D l D2D 3D4 D5D 6D7，并行串行出G2起Q 0Q1 Q2Q 3 S1Q4Q5Q6Q7 S1&信号“1”“1”D IR CD40194(2)S0“1”D IR CD40194(1) S0d CP012D3 R d CP D4 D 5D 6D 7R dRD D DCP并行入7 位并行入／串行出器47-4输入数码存入寄存器。

从而使得 G1输出为 1，G2输出为 0，结果 S1S0变为 01，转换电路随着CP 脉冲的加入，开始执行右移串行输出，随着 CP 脉冲的依次加入，输出状态依次右移，待右移操作7 次后， Q0～ Q6的状态都为高电平1，与非门 G1输出为低电平， G2门输出为高电平， S1S0又变为11，表示并 / 串行转换结束，且为第二次并行输入创造了条件。

转换过程如表 47-4 所示。

图 47-4 中的 G1为 8 输入与非门，可使用 CD4068 或 74LS30，相关资料见本实验附录。

中规模集成移位寄存器，其位数往往以 4 位居多，当需要的位数多于 4 位时，可把几片移位寄存器用级连的方法来扩展位数。

三．实验设备及器件l． +5V 直流电源2．单次脉冲源3．逻辑电平开关4、逻辑电平显示器5 ．CD40194×2( 或74LS194) 、CD4011（ 74LS00）( 见实验37/38) 、 CD4068（74LS30 ）(见本实验附录 )四．实验预习表 47-4 转换过程CP Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7串行输出00000000010D1 D2 D3D4 D5 D6 D7210D1 D2D3 D4 D5 D6D73110 D 1D2 D3D4 D5D6 D741110D1 D2 D3 D4D5 D6 D7511110 D1D2D3D4 D5 D6 D761111 1 0 D1D2D3D4D5 D6 D7711 1 1110D1D2D3D4 D5 D6 D7 811111110D1D2D3 D4 D5 D6 D7 90D1 D2 D3D4 D5 D6 D71．复习教科书中有关寄存器原理及串行、并行转换原理有关内容。

2．查阅 CD40194 、 CD4011( 见实验 37)及 CD4068( 见实验 62)的资料，熟悉其逻辑功能及引脚排列。

3．在对 CD40194 进行置数后，若要使输出端改成另外的数码，是否一定要使寄存器清零?4．使寄存器清零，除采用ˉ R d输入低电平外，可否采用右移或左移的方法?可否使用并行置数法 ?若可行，如何进行操作?5．若进行循环左移，图47-4 所示接线应如何改接?6．画出用两片CD40194 构成的七位左移串／并行转换器线路。

7．画出用两片CD40194 构成的七位左移并／串行转换器线路。

五．实验内容与步骤1．测试 CD40194 （或 74LS194 ）的逻辑功能按图 47-5 所示接线，ˉR d、S1、S0、D IL、D IR、D0、D1、D 2、D 3分别接至逻辑开关；Q0、Q1、Q2、Q3分别接逻辑电平显示器。

CP 端接单次接逻辑电平接单次脉冲源。

按表 47-5 所规定的输入状态，逐项进行+5V显示插口脉冲源测试。

(1)清零：置ˉR d =0，其它输入为任意态，这时寄存器输出 Q0Q1Q2Q3应均为 0。

清零后，置ˉR d =l 。

(2)置数：令ˉR d=S1=S0=l ，送入任意 4 位二进制数，如 D0D 1D2D 3=1101，加单次脉冲至 CP 端，观察CP=0、CP 由 0→1、CP 由 1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP 脉冲的上升沿。

(3)右移：清零后，令ˉR d =1 、S1S0=01，由右移161514131211109 V DD Q0 Q1 Q2 Q3 CP1SSCD40194(74LS194)RD IRDD1D2DD ILVSS d3 12345678接逻辑开关输出插口图 47-5 CD40194 逻辑功能测试输入端 D IR送入二进制数码，如0100 ，由 CP 端连续加 4 个脉冲，观察输出情况并记录。

(4)左移：先清0 或预置，再令ˉR d =1， S1=1， S0=0 。

合集下载

实验8移位寄存器逻辑功能测试及应用

实验8移位寄存器逻辑功能测试及应用

实验8移位寄存器逻辑功能测试及应用一、实验目的1.了解移位寄存器的基本原理及逻辑功能。

2.掌握移位寄存器的逻辑功能测试方法。

3.学会使用移位寄存器进行逻辑功能的实际应用。

二、实验器材数字逻辑实验箱、示波器、连接线。

三、实验原理移位寄存器是一种能够存储和移动数据的逻辑电路。

它由多个触发器组成，每个触发器都与相邻的触发器连接，形成环形结构。

移位寄存器中的数据可以通过输入口输入，通过时钟信号控制触发器的状态变化，从而实现数据的移动。

移位寄存器有三种基本的逻辑功能：1.移动功能：数据可以向左或向右移动一个位置。

2.并行转移功能：数据可以从一个移位寄存器转移到另一个移位寄存器。

3.并行加载功能：可以将数据同时加载到多个触发器中。

四、实验步骤1.按照实验电路图连接实验电路。

将四个LED灯分别连接到74LS194寄存器的Q0、Q1、Q2、Q3输出端，将四个开关分别连接到74LS194寄存器的A、B、C、D输入端。

将实验箱提供的方波电压输入到74LS194寄存器的CP时钟输入端。

2.打开示波器，并将示波器的探头连接到74LS194寄存器的CP时钟输入端。

3.调整示波器的时间基准，使波形在示波器的显示屏上能够清晰可见。

调整示波器的垂直放大倍数，使波形的幅度适中。

4.分别将开关1、2、3、4打开或关闭，观察LED灯的亮灭情况，并观察示波器上的波形变化。

五、实验结果分析根据实验步骤中的操作，可以得到如下运行结果：1.当开关1打开时，移位寄存器内的数据向右移动一个位置，即Q3→Q2→Q1→Q0→Q3、LED灯的亮灭情况和示波器上的波形变化均符合预期，实验成功。

2.当开关2打开时，移位寄存器内的数据向左移动一个位置，即Q0→Q3→Q2→Q1→Q0。

LED灯的亮灭情况和示波器上的波形变化均符合预期，实验成功。

3.当开关3打开时，移位寄存器内的数据从最右端向左移动一个位置，即Q3→Q3→Q2→Q1→Q0。

LED灯的亮灭情况和示波器上的波形变化均符合预期，实验成功。

移位寄存器及其应用实验报告

移位寄存器及其应用实验报告

移位寄存器及其应用实验报告1. 背景在数字电路中，移位寄存器是一种常见的基本电路元件。

它可以将输入数据按照一定规则进行移位操作，并输出处理后的数据。

移位寄存器通常由触发器构成，分为串行移位寄存器和并行移位寄存器。

在实际应用中，移位寄存器常用于数据存储、数据传输、脉冲发生器等方面。

本实验旨在通过设计移位寄存器电路及其应用电路的实验，加深对移位寄存器工作原理的理解，掌握其应用。

2. 实验目的1.了解移位寄存器的基本原理；2.学会设计移位寄存器电路及其应用电路；3.掌握移位寄存器的应用方法。

3. 实验原理与方法3.1 移位寄存器原理移位寄存器将输入数据按照一定规则进行移位操作，并输出处理后的数据。

常见的移位规则包括：左移、右移、循环左移、循环右移等。

移位寄存器通常由触发器构成，触发器的状态决定了寄存器中存储的数据。

本实验主要探究两种常用的移位寄存器：串行移位寄存器和并行移位寄存器。

3.1.1 串行移位寄存器串行移位寄存器中，数据是按照位的顺序逐个进行移位的。

串行移位寄存器可以通过级联多个D触发器实现，每个D触发器的输出与下一个D触发器的输入相连。

3.1.2 并行移位寄存器并行移位寄存器中，数据的位同时进行移位。

并行移位寄存器可以通过级联多个D 触发器实现，每个D触发器的输入都与移位数据的对应位相连。

3.2 实验所用材料与方法3.2.1 材料•移位寄存器芯片•发光二极管（LED）•电路连接线3.2.2 方法1.实验预备：准备实验所需的移位寄存器芯片、LED和电路连接线。

2.按照移位寄存器原理，设计移位寄存器电路并进行布线连接。

3.使用示波器检查电路的正确性。

4.进行实验验证，观察移位寄存器的运行情况，并记录实验结果。

4. 实验结果与分析本实验设计了一个4位串行移位寄存器电路，并进行了验证实验。

首先，按照原理部分的描述，我们选择了一个基于D触发器的4位串行移位寄存器芯片。

通过连接四个D触发器，将其串联起来，即可构成一个4位的串行移位寄存器。

移位寄存器实验报告结果

移位寄存器实验报告结果

一、实验目的本次实验的主要目的是通过搭建移位寄存器实验电路，验证移位寄存器的逻辑功能，并了解其在数字系统中的应用。

实验内容包括：移位寄存器的基本原理、实验电路搭建、实验现象观察和结果分析。

二、实验原理移位寄存器是一种具有移位功能的寄存器，它可以实现数据的串行输入和串行输出。

在时钟脉冲的作用下，移位寄存器中的数据可以依次左移或右移。

根据移位寄存器存取信息的方式不同，可分为串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的是4位双向通用移位寄存器，型号为74LS194或CC40194。

74LS194具有5种不同操作模式：即并行送数寄存、右移、左移、保持及清零。

其逻辑符号及引脚排列如图1所示。

图1 74LS194的逻辑符号及其引脚排列三、实验电路搭建1. 电路元件准备：74LS194芯片、电阻、电容、二极管、连接线等。

2. 电路搭建：按照图1所示，将74LS194芯片的引脚与电阻、电容、二极管等元件连接，形成移位寄存器实验电路。

3. 电源连接：将电源正负极分别连接到电路板上的VCC和GND端。

四、实验现象观察1. 实验现象一：串行输入，并行输出。

（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接高电平，CR端接地。

（2）使用串行输入端输入数据，观察并行输出端的数据变化。

（3）实验现象：当输入串行数据时，并行输出端依次输出对应的数据。

2. 实验现象二：并行输入，串行输出。

（1）将74LS194的SR端接地，SL端接高电平，S1、S0端接低电平，CR端接地。

（2）使用并行输入端输入数据，观察串行输出端的数据变化。

（3）实验现象：当输入并行数据时，串行输出端依次输出对应的数据。

3. 实验现象三：左移、右移操作。

（1）将74LS194的SR端接地，SL端接高电平，S1、S0端分别接高电平和低电平，CR端接地。

（2）观察移位寄存器中的数据在时钟脉冲的作用下左移或右移。

（3）实验现象：在时钟脉冲的作用下，移位寄存器中的数据依次左移或右移。

数电实验报告 移位寄存器功能测试及设计

数电实验报告 移位寄存器功能测试及设计

实验报告实验六移位寄存器功能测试及设计2.6.1实验目的（1）掌握移位寄存器的工作原理与逻辑功能。

（2）掌握集成移位寄存器74LS74的逻辑功能及应用。

2.6.2实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。

74LS74两块；74LS194两块；74LS283两块。

2.6.3实验原理1.双向移位寄存器双向移位寄存器是指在控制信号作用下，既能左移又能右移的多功能移位寄存器。

此外它还有并行输入置数、保持和异步清零等功能。

74LS194是一个典型的4位双向移位寄存器，其中，Rd为异步清零输入端，S1、S0为工作方式选择端。

D0、D1、D2、D3是数据输入端，Q0、Q1、Q2、Q3为并行数据输出端，D1L、D1R分别为左移、右移数据输出端，CP上升沿触发。

2.双向移位寄存器74LS194的应用（1）形成计数器电路，其中D1R=Q3。

0000——1000——1100——1110——1111——0111——0011——0001——0000（2）组成模12计数器电路。

000000——100000——110000——111000——111110——111111——011111——001111——000111——000011——000001——000000。

（3）形成并串转换电路。

2.6.4实验内容(2)如简图2-6-6所示，两个二进制数A(a0a1a2a3)、B（b0b1b2b3）分别存入74LS194（A）、74LS194（B），然后对它们按位相加，其和放入74LS1949（A）的移位输入中。

试才用全加器74LS283和D触发器74LS74组成能实现上述功能的电路，在74LS194（A）输出端Q0、Q1、Q2、Q3用发光二极管指示。

完善图2-6-6并依此图线调试电路，以表格的形式记录四个脉冲后的结果。

cp S0S1 B A Q0 1 0 0010 0011 00111 1 0 1001 1001 10012 1 0 1100 0100 01003 1 0 1110 1010 10104 1 0 1111 0101 0101(3)按单向移位寄存器的电路图2-6-1接线，实现串入-并出，并入-串出两种工作方式的输出序列。