下载文档原格式
∑-△模数转换器的原理及应用张中平（东南大学微电子机械系统教育部重点实验室，南京210096）摘要：∑-△模数转换器由于造价低、精度高、性能稳定及使用方便等特点，越来越广泛地使用在一些高精度仪器仪表和测量设备中，介绍该转换器的基本原理，并重点举例介绍AD7708芯片的应用，该芯片是16 bit模数转换器，与24 bit AD7718引脚相同，可直接升级。
关键词：模数转换器；寄存器；串行口我们通常使用的模数转换器（ADC）大多为积分型和逐次逼近型，积分型转换效果不够好，转换过程中带来的误差比较大；逐次逼近型转换效果较好但制作成本较高，尤其是高位数转换，转换位数越多，精度越高，制作成本就越高。
而∑-△ADC可以以相对逐次逼近型简单的电路结构，而得到低成本，高位数及高精度的转换效果∑-△ADC大多设计为16或24 bit转换精度。
近几年来，在相关的高精度仪器制作领域该转换器得到了越来越广泛的应用［1］。
1 ∑-△ADC的基本工作原理简介∑-△模数转换器的工作原理简单的讲，就是将模数转换过后的数字量再做一次窄带低通滤波处理。
当模拟量进入转换器后，先在调制器中做求积处理，并将模拟量转为数字量，在这个过程中会产生一定的量化噪声，这种噪声将影响到输出结果，因此，采用将转换过的数字量以较低的频率一位一位地传送到输出端，同时在这之间加一级低通滤波器的方法，就可将量化噪声过滤掉，从而得到一组精确的数字量［1，2］。
2 AD7708/AD7718，∑-△ADC的应用AD7708/AD7718是美国ADI公司若干种∑ΔADC中的一种。
其中AD7708为16 bit转换精度，AD7718为24 bit转换精度，同为28条引脚，而且相同引脚功能相同，可以互换。
为方便起见，下面只介绍其中一种，也是我们工作中用过的AD7708。
2．1AD7708的工作原理同其它智能化器件一样，AD7708也可以用软件来调节其所具有的功能，即通过微控制器MCU编程向AD7708的相应寄存器填写适当的参数。
Σ-Δ模数转换器基本原理及应用一、Σ-Δ ADC基本原理Σ-Δ ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化, 通过使用过采样、噪声整形和数字滤波等方法增加有效分辨率, 然后对ADC输出进行采样抽取处理以降低有效采样速率。
Σ-ΔADC 的电路结构是由非常简单的模拟电路(一个比较器、一个开关、一个或几个积分器及模拟求和电路)和十分复杂的数字信号处理电路构成。
要了解Σ-ΔADC的工作原理, 必须熟悉过采样、噪声整形、数字滤波和采样抽取等基本概念1.过采样ADC是一种数字输出与模拟输入成正比的电路, 图1给出了理想3位单极性ADC的转换特性, 横坐标是输入电压U IN 的相对值, 纵坐标是经过采样量化的数字输出量, 以二进制000～111表示。
理想ADC 第一位的变迁发生在相当于1/2LSB的模拟电压值上, 以后每隔1LSB都发生一次变迁, 直至距离满度的1 1/2 LSB。
因为ADC的模拟量输入可以是任何值, 但数字输出是量化的, 所以实际的模拟输入与数字输出之间存在±1/2LSB的量化误差。
在交流采样应用中, 这种量化误差会产生量化噪声。
图1 理想3位ADC转换特性如果对理想ADC加一恒定直流输入电压, 那么多次采样得到的数字输出值总是相同的, 而且分辨率受量化误差的限制。
如果在这个直流输入信号上叠加一个交流信号, 并用比这交流信号频率高得多的采样频率进行采样, 此时得到的数字输出值将是变化的, 用这些采样结果的平均值表示ADC的转换结果便能得到比用同样ADC高得多的采样分辨率, 这种方法称作过采样(oversampling)。
如果模拟输入电压本身就是交流信号, 则不必另叠加一个交流信号。
采用过采样方法(采样频率远高于输入信号频率)也同样可提高ADC 的分辨率。
由于过采样的采样速率高于输入信号最高频率的许多倍, 这有利于简化抗混叠滤波器的设计, 提高信噪比并改善动态范围。
高性能、低功耗Σ△模数转换器的研究与实现的开题报告一、研究背景与意义在现代电子系统中，模数转换器（ADC）是一个至关重要的部件，它将模拟信号转换为数字信号，并被广泛应用于各种领域，例如通讯系统、医疗设备、汽车电子、工业自动化等。
此外，随着物联网、5G等技术的发展，人们对高性能、低功耗的模数转换器有更高的要求。
本课题将重点研究高性能、低功耗的Σ△模数转换器，该类型的ADC能够将输入信号进行高精度的数字化处理，同时具有低功耗、可靠性高等优点，在电子设备的应用中具有广阔的前景。
二、研究内容本课题将从以下几个方面进行研究：1.Σ△调制器设计与优化。
Σ△调制器是Σ△ ADC的核心部分，将输入信号进行高速采样和量化。
本课题将设计和优化Σ△调制器的各个模块，包括可靠的时序控制、高速运算放大器等。
2.数字滤波与校准算法设计。
Σ△ ADC的输出需要进行数字滤波和校准处理，以获取高精度的数字结果。
本课题将研究数字滤波与校准算法，优化ADC的性能。
3.高精度低功耗电路设计。
本课题将设计各个模块的电路，采用低功耗设计技术和高精度电路设计技术，使得ADC在实际应用中具有更好的性能。
三、研究方法本课题将采用以下研究方法：1.文献调研：了解和掌握Σ△ ADC和相关技术最新的研究进展和成果。
2.仿真验证：对各个模块进行仿真验证，分析和评估各模块的性能和稳定性。
3.器件选型：根据设计需求选择合适的器件进行电路设计。
4.布局与布线：对设计的电路进行布局和布线，进行电磁兼容性(Electromagnetic Compatibility, EMC) 分析和评估，确保电路设计符合相关标准。
四、预期成果本课题的预期成果如下：1.设计并实现高性能、低功耗的Σ△ ADC电路。
2.优化Σ△调制器的各个模块，提高ADC的性能和稳定性。
3.设计和验证数字滤波与校准算法，提高ADC的精度和可靠性。
4.发表相关论文，促进该领域的研究进展。
高性能Σ-Δ模数转换器AD7768-1的功能特点及应用AD7768-1是一款低功率、高性能Σ-Δ模数转换器（ADC），其具有一个Σ-Δ调制器和数字滤波器，可实现AC和DC信号的转换。
AD7768-1是AD7768的单通道版本，后者是一款8通道同步采样Σ-ΔADC。
AD7768-1提供单个可配置和可重复使用的数据采集（DAQ）封装，在AC和DC综合性能方面建立了全新的行业标准，并使仪器仪表和工业系统设计人员能够针对隔离式和非隔离式应用跨多个测量变量进行设计。
在256kSPS下使用低纹波、有限脉冲响应（FIR）数字滤波器时，AD7768-1可实现108.5dB 的动态范围，提供110.8kHz输入带宽（BW）以及±1.1ppm的积分非线性（INL）、±30?V的偏移误差和±30ppm的增益误差。
使用sinc5滤波器可提供高达500kHz奈奎斯特频率（滤波器的?3dB点为204kHz）的较宽带宽，从而可以在扩展的范围内查看信号。
AD7768-1可以让用户相对于输出数据速率（ODR）和功耗灵活地配置和优化输入带宽。
AD7768-1具有灵活性，可以动态地分析不断变化的输入信号，使得该器件尤其适用于通用型DAQ 系统。
设计人员可以从三种可用电源模式中选择一种，因而可在限度地降低功耗的同时实现所需的噪声目标。
AD7768-1的设计很独特，它已经成为适用于低功耗DC和高性能AC测量模块之可重复使用的灵活平台。
AD7768-1在DC和AC性能之间实现了平衡，并具有出色的功率效率。
以下三种操作模式允许用户在输入带宽与功率预算之间进行权衡折衷：快速模式可提供一个具有高达256kSPS采样速率和52.2kHz带宽以及26.4mW功耗的sinc滤波器，或者一个具有高达256kSPS采样速率、110.8kHz带宽和36.8mW功耗的FIR滤波器。
中值模式可提供一个具有高达128kSPS采样速率，55.4kHz带宽和19.7mW功耗的FIR滤波器。
模拟器件天地Σ—Δ模数转换器原理及应用
张亮;高光天
【期刊名称】《微计算机信息》
【年(卷),期】1996(012)005
【摘要】本文从与Σ－Δ模数转换器件密切相关的过采样，噪声整形，数字滤波和采样抽取等概念入手，介绍了Σ－Δ模数转换器的工作原理一科技司，并给出了Σ－Δ模数转换器与微机接口的应用实例。
【总页数】3页(P62-64)
【作者】张亮;高光天
【作者单位】北京服装学院;中国科学院长春物理研究所
【正文语种】中文
【中图分类】TP335.1
【相关文献】
1.美国模拟器件公司8bit模数转换器（ADC）AD9480 [J],
2.美国模拟器件公司模数转换器 [J],
3.模拟器件天地数字电位器AD8402／AD8403原理及应用 [J], 高光天
4.模拟器件天地：AD1672单片12位模数转换器的原理及其应用 [J], 高光天
5.模拟器件天地Σ—Δ模数转换器原理及应用 [J], 张亮;高光天
因版权原因，仅展示原文概要，查看原文内容请购买。
低功耗音频ΣΔ模数转换器研究与设计的开题报告一、项目名称低功耗音频ΣΔ模数转换器研究与设计。
二、项目背景随着智能手机、平板电脑、便携式音响等便携式电子设备的普及，对于低功耗、高精度的音频处理技术的需求也越来越大。
而ΣΔ（Sigma-Delta）模数转换技术在音频处理领域中被广泛应用，其具有高精度、高可靠性、低成本以及易集成等优点。
本项目旨在研究和设计一种低功耗的音频ΣΔ模数转换器，其应用在便携式电子设备中可实现高音质音频的采集和处理，提升用户体验。
三、研究内容1.了解ΣΔ模数转换技术的原理、分类以及特点。
2.了解低功耗技术在模数转换器中的应用。
3.研究和设计一种低功耗的音频ΣΔ模数转换器，包括前端放大器、ΣΔ调制器、数字滤波器等模块的设计。
4.通过电路仿真、PCB设计等方法对音频ΣΔ模数转换器进行验证和优化。
四、研究意义1.为便携式电子设备提供高品质的音频采集和处理功能。
2.促进低功耗技术在模数转换领域的应用和发展。
3.提高音频处理技术在音乐、语音通讯等领域的应用水平。
五、研究方法1.文献调研：了解国内外音频ΣΔ模数转换技术的发展现状，查阅相关案例和论文。
2.电路仿真：采用仿真软件进行电路设计和性能验证。
3.PCB设计：根据仿真结果进行PCB布局和设计，制作实际电路板。
4.实验验证：对实际电路进行测试和验证，优化电路性能。
六、预期成果1.提出一种低功耗的音频ΣΔ模数转换器设计方案。
2.通过电路仿真和PCB实验验证，验证电路性能，提高电路设计的可靠性和稳定性。
3.撰写论文或发表文章，推广新型音频ΣΔ模数转换器设计。
七、参考文献[1]陈应源. 信号处理的模拟电子技术[M]. 北京: 高等教育出版社, 1998.[2]余杰. 基于ΣΔ的音频 A/D 转换技术的研究与应用[D]. 南昌大学, 2013.[3]徐昆明, 宋卫. 基于 SAR-Δ∑ AD 转换器的低功耗音频采集系统设计[J]. 电气传动, 2017, 47(9): 93-96.[4]唐生宾. 低功耗ΣΔ模数转换器研究与设计[D]. 同济大学, 2014.。
理解Σ- Δ模数转换器连续时间的Σ-Δ模数转换器结构有一些特性；本文带我们理解它的功能和优点，以及它如何在众多模数转换器中胜出的。
连续时间的Σ-Δ模拟数字(A/D)转换技术正在挑战传统的流水线模数转换技术，而后者曾一度被认为是当前高动态性能(100MSPS以下)的最佳技术。
本文首先回顾一下数据转换的基础，随后比较一下流水线模数转换器与Σ-Δ模数转换器，接着简单介绍一下当前工业率先应用的12位50MSPS的Σ-Δ模数转换器。
文章的最后总结Σ-Δ模数转换器在高速率高性能系统中适用的一些功能。
数据转换基础模数转换器完成两个基本的操作：时域上的离散化和幅度上的量化。
这两个功能如图1所示，实际的模数转换器可能与图中的结构会有一定差别。
图1：模拟到数字的信号转换。
模数转换器首先完成对连续时变的模拟信号x(t)进行时域上的离散化，又称为采样。
输入信号按照均匀的时间间隔进行采样。
采样频率用fs表示，时间间隔则表示为T=1/fs。
一旦输入信号完成了采样，就形成了脉冲信号，采样间隔为kT。
然而采样后的信号在幅度上依然是无限范围的，因此不能用数字的形式表示出来。
模数转换器的第二个功能是完成采样后的信号在幅度上的量化，即用有限个数的数值中最接近实际的那个数值来代替原始数值。
由于这种用来近似表示的数值个数有限，因此可以用数字编码的形式来表示输出结果。
数字编码的比特长度决定了转换器输出的可能数值的个数。
转换器的有限个数的输出引来了一定的误差，即量化误差。
这种量化误差限制了转换器的精度。
模数转换器结构一般情况下，模数转换器可以分为两大类型：奈奎斯特速率转换器和过采样转换器。
两类不同的转换器的区别在于输出采样率的不同。
奈奎斯特速率转换器奈奎斯特速率转换器是指，按照最低的采样频率对输入信号进行采样的转换器。
奈奎斯特速率转换器的输出速率较高。
最常见的三类奈奎斯特速率转换器分别为SAR(连续逼近寄存器)、Flsah以及流水线转换器。
Σ-Δ模/数转换器(ADC)的工作原理本文深入介绍-模/数转换器(ADC)的工作原理，重点关注难以理解的数字概念:过采样、噪声整形和抽样滤波等。
同时包括-转换器的多种应用。
最新的-转换器通常具有较高分辨率、高度集成、低功耗以及较低成本，使其成为过程控制、高精度温度测量以及电子称等应用的上佳ADC选择。
但由于设计者往往不太了解-类型的转换器，而选择传统的SAR ADC。
-转换器(1位ADC)的模拟侧非常简单；数字侧执行滤波和抽样，比较复杂，这部分使得- ADC的生产成本较低。
为理解转换器工作原理，您必须熟悉过采样、噪声整形、数字滤波以及抽样等概念。
本应用笔记涵盖了上述主题。
过采样首先，考虑输入信号为正弦波时传统多位ADC的频域传递函数。
以频率Fs对该输入进行采样。
根据奈奎斯特定理，Fs必须至少为输入信号带宽的两倍。
观察数字输出的FFT分析结果，我们可看到一个单音和大量随机噪声，从直流延伸至Fs/2 (图1)。
这些噪声称为量化噪声，对该结果可以按照以下考虑：ADC输入为连续信号，具有无限可能的状态，但数字输出为离散函数，其不同状态的数量取决于转换器的分辨率。
所以，从模拟到数字的转换损失了某些信息，在信号中引入了一定程度的失真。
该误差的幅值是随机的，最大为LSB。
图1. 多位ADC的FFT谱图，采样频率为FS如果我们将基频幅值除以所有噪声频率的RMS和，则得到信噪比(SNR)。
对于N位的ADC，SNR = 6.02N + 1.76dB。
为提高传统ADC的SNR(并进而提高信号复现的精度)，就必须提高位数。
仍以上例为例，但将采样频率提高，采用过采样因子k，达到kFs(图2)。
FFT分析结果表明噪底降低。
SNR与之前相同，但噪声能量已经分散至较宽的频率范围。
-转换器利用这一原理，在1位ADC之后增加了数字滤波器(图3)。
由于大多数噪声被数字滤波器滤除，所以RMS噪声较低。
这种方法使得-转换器以较低分辨率的ADC实现较宽动态范围。
∑–△型模数转换器(ADC)1.概述近年来，随着超大规模集成电路制造水平的提高，Σ-Δ型模数转换器正以其分辨率高、线性度好、成本低等特点得到越来越广泛的应用。
Σ-Δ型模数转换器方案早在20世纪60年代就已经有人提出，然而，直到不久前，在器件商品化生产方面，这种工艺还是行不通的。
今天，随着1微米技术的成熟及更小的CMOS几何尺寸，Σ-Δ结构的模数转换器将会越来越多地出现在一些特定的应用领域中。
特别是在混合信号集成电路(Mixed-signal ICs，指在单一芯片中集成有模数转换器、数模转换器以及数字信号处理器功能的集成电路芯片)中。
目前，Σ-Δ型模数转换器主要用于高分辨率的中、低频(低至直流)测量和数字音频电路。
用于低频测量的典型芯片有16位分辨的AD7701，24位分辨的AD7731等；用于高品质数字音频场合的典型芯片有18位分辨率的AD1879等。
随着设计和工艺的水平的提高，目前已经出现了高速Σ-Δ型模数转换器产品。
2. ∑–△型ADC的理论基础与一般的ADC不同，∑–△型ADC不是直接根据抽样数据的每一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。
从某种意义上讲，它是根据信号波形的包络线进行量化编码的。
∑–△型ADC由两部分组成，第一部分为模拟∑–△调制器，第二部分为数字抽取滤波器，如下图所示。
∑–△调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即∑–△码；然后将这种∑–△码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。
因此抽取滤波器实际上相当于一个码型变换器。
由于∑–△调制器具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，因此∑–△调制器又称为过抽样ADC转换器。
这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；另一方面，因为它采用了∑–△调制技术和数字抽取滤波，可以获得极高的分辨率；同时由于采用了低位量化输出的∑–△码，不会对抽样值幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。
六、Σ Δ模数转换器06 Σ Δ模数转换器问：我想使用Σ ΔADC，但是有一些问题。
因为它与以前我所用过的转换器似乎有明显的差别。
当着手设计抗混叠滤波器时，我首先要考虑哪些问题?答：过采样转换器的主要优点是防止混叠所需要的滤波变得十分简单。
为了弄清楚为什么会这样，以及对滤波器有些什么限制，首先，让我们看一下这种转换器所使用的基本的数字信号处理方法。
为了设计抗混叠滤波器，我们把Σ ΔADC看作一种常规的高分辨率转换器，以远高于奈奎斯特采样速率进行采样，其后还跟一个数字采样抽取电路(decimator)和数字滤波器。
进入数字抽取电路的输入信号是一种与噪声整形传递函数无关的1位位流(1-bit serial)。
对输入信号以调制器输入采样速率F ms 进行采样，F ms 比两倍的最大输入信号频率(奈奎斯特串行位速率)还要高得多。
图6 1示出的曲线可以看作是抽取滤波器的频率响应。
其中在fb和F ms -fb之间的频率成分大幅度衰减，因此可以使用数字滤波器来滤掉转换器频带范围内［0，F ms - fb］而又不包括有用带宽［0，fb ］的所有信号。
但转换器不能区分是频带［0,±fb］范围内呈现的输入信号，还是［kF ms ,±fb］范围内呈现的输入信号(其中k为整数)。
通过采样处理把在［kF ms ,±fb］范围内的任何信号(或噪声)都混叠到有用频带［ 0,fb］内。
只能以数字采样方式工作的采样抽取滤波器对衰减这些信号无能为力。
因此在转换器对输入信号进行采样之前，必须用抗混叠滤波器去除［kF ms ±f b］频带内的输入噪声。
问：如果我用AD1877(1994年春天推出)，其动态范围为90 dB，那么抗混叠滤波器在F ms -fb(≈3MHz)处的衰减是否应在90 dB以上?答：不完全这样。
这里假设在接近调制器采样速率的频率处ADC有满度输入，但在大多数系统中情况完全不是这样。
与混叠有关的唯一的信号输入，通常恰好正是来自传感器和转换器前级电路产生的噪声。
因为这种噪声对于简单的阻容(RC)滤波器通常已足够低，所以RC滤波器完全能够作为抗混叠滤波器。
(anti alias filter)问：我如何确信单极点RC滤波器能满足应用的要求?如何确定滤波器的时间常数?答：你的应用典型地说明了频率降到所关心带宽范围内的输入信号的最大允许衰减。
这样依次把最小值置于RC滤波器的-3dB点上。
让我们看一下AD1877的应用实例以便进一步阐明这一点，并且或许能证明用一个单极点滤波器将提供足够的滤波。
我们假设有一个应用，关心的带宽为0～20 kHz，并且在此范围内的信号衰减不可超过0 1d B，或比率大于0 9886［电压dB=20log 10 (比率)，功率dB=10log 10 (比率)］。
按照单极点滤波器的衰减公式：比率=11+(2πfRC)2＞0 99，其中f=20 kHzRC≤1-(比率)2(2πf)2(比率)2≈1 21 ×10 -6 s如果选择时间常数RC=1 0μs(符合元件容差)，那么-3 dB转折频率为159 kHz。
现在我们可以计算滤波器的衰减，即滤波器在kF ms ±fb频带内混叠衰减至基带。
假设AD1877的调制器采样速率为3 072 MHz(其输出采样速率为48 kHz)，则第一频带出现在3 052～3 0 92 MHz。
RC滤波器在这个频带内的衰减相对全频带约为25 7 dB(大约0 052)。
在第二频带范围(6 124～6 164 MHz)，其衰减为31 8 dB(0 026)。
我们知道，在这两个频带(以及在频率范围内所有更高的频带)内通过滤波器耦合到ADC输入端的噪声将被混叠到基频带上，并且它们按有效值平方和的平方根(rss)的形式求和，即 n21+n22+…+n2n 。
对于以dB 为单位给出的数据(例如DK= 20log 10 n k ，k=1，2，3，…，n)，用附录中给出的公式可直接计算：n21+n22+…+n2n =10log 10 (10 D1/10 +10 D2/10 +…+10 Dn/10 ),从而免去了计算比率的中间步骤。
对于白噪声，噪声频谱密度作为频率的一个函数是常数，并且其每一频率范围均有相同的带宽，所以每一频带对滤波器的输入都提供等量的噪声。
因此，将不同频带的衰减按rss形式求和，可以得到RC滤波器的有效衰减。
例如，从前两个频带产生的噪声衰减为 0 0522+0 0262=0 058 ，即24 7 dB，这与通过第一频带衰减25 7 dB比较，基本上与单频带的衰减作用相同。
那么，在计算总混叠噪声时，我们究竟需要考虑多少个频带呢?对于本例，前面3，4，5或6个频带的rss和分别为-24 2，-24 0，-23 9，-23 8 dB。
由此可见，第一个频带起主要作用，它与所有频带对噪声衰减之差都在2 dB以内。
因此，通常只考虑第一个频带就足够了，除非噪声过大或含有非白噪声频谱。
另外，从ADC自身来说，虽然其转换速度快，但其带宽有限，这有助于抑制高阶频带。
现在掌握了衰减，我们可以考虑噪声本身的大小。
让我们保守估计(约为50%)并使滤波器有效衰减到20 dB(即0 1V/V)的情况。
为了能计算出使用单极点滤波器时最大允许噪声谱密度，应该对混叠噪声对性能减退的最大影响作出估计。
从AD1877的动态技术指标我们可以看到转换器的内部总噪声功率低于满度输入的(32 ppm)，为90 dB。
如果整个系统这项指标都在0 5 dB范围内，那么总混叠噪声功率不能超过-90 dB与-89 5 dB之间的rss差，即-90 1 d B(11 1×10 -6 )。
应用这一结果，AD1877的输入电压范围峰峰值为3 V，我们可求出混叠噪声一定不能超过3/(2 2 )V×11 1×10 -6 =11 8μV。
如果假设将所有这些噪声全部归并到一个频带，且注明有效值噪声=NSD×BW，则噪声谱密度(NSD)NSD＜11 8μV3 902 MHz×3 052 MHz=59 nV/Hz这是后置滤波器频谱密度所允许的最大值。
为了求出最大前置滤波器谱密度(MPSD)，如果以前确定的滤波器有效衰减20 dB(即比率等于10)，则有：MPSD=10×59 nV/Hz=0 59μV/Hz显然，由于简单的RC滤波器不能满足要求，因此你的系统依次在3 6 9 12MHz频域内有相当大的噪声。
但是，通常你还应该注意周围环境的射频(RF)干扰的影响。
问：据我所知，Σ Δ ADC的本底噪声可能表现出某些不规则性，对此有何看法?答：大部分Σ Δ ADC在本底噪声中出现一些被称作“闲音(idle tones)”的尖峰，通常这些尖峰信号能量很低，不足以明显影响转换器的信噪比(S／N)。
尽管如此，但是在许多应用中，都不允许在白噪声本底以外很宽频谱范围内有尖峰存在。
在音频应用中，例如，即使信号音(tones)比系统总噪声(0～20 kHz)低很多，在没有大的输入信号的情况下，人的耳朵仍然具有检测信号音的极好能力。
有两种闲音源，其中最常见的一种是由电压基准调制引起的。
为了掌握这种机理，需要对Σ Δ ADC有一个基本的了解。
这里简明扼要地介绍一下Σ Δ ADC。
如图6 2方框图所示，基本的Σ Δ ADC由过采样调制器及其后面的数字滤波器和抽取电路组成。
调制器的输出摆幅处于两种状态(高与低，或0与1，或+1与-1)之间，并且其平均输出与输入信号幅值成正比。
由于调制器的输出总是在满度(1位)摆动，所以具有很大的量化误差。
然而构造调制器是为了把大部分量化噪声限制在有用带宽［0，f b］以外的频谱区。
图6 3示出了对应输入信号在频率fi和F ms -fi处的两条“谱线”(单一频率)，同时整形的量化噪声曲线也示出了已经把量化噪声推移(整形)到关心的带宽［0，fb］外。
数字滤波器，它通常是n个分支的有限脉冲响应滤波器(n tap FIR filter)，接受高速、低分辨率(1位) 调制器的输出并且按照所要求的滤波器特性所支配的方式对n个调制器输出进行加权平均。
滤波器的输出是一种高分辨率字，它可成为模数转换器输出。
数字滤波器用来滤掉fb至F ms -fb频带内的“一切”信号，其中F ms 是调制器的采样速率。
由于滤掉了fb至F ms - fb频带内的所有噪声，所以有可能使采样速率减小到F ms 与2fb之间的任一值而不会出现任何谱重叠(即混叠)。
从原理上讲，减小采样速率，即抽取速率，可被看作只把每第d个数字滤波器的输出送至ADC的输出，其中d为抽取因数。
这将使频谱分布紧凑(如图6 4所示) ，从而使输出看起来如同非过采样转换器的输出。
其中，上图示出的是在数字滤波之后且抽取之前调制器的输出谱图；下图示出的是在抽取之后调制器输出的谱图，即最终ADC输出。
在实际转换器中，为了降低设计和制造成本，直接将数字滤波器和抽取电路做在一起，因此可交替使用“数字滤波器”和“抽取电路”这两个词来描述处理产生转换器输出的调制器输出数字电路。
现在，回到“闲音”这个问题上来。
首先，让我们看一下当直流信号输入时调制器的输出情况。
对于刚好是半满度值的直流输入，调制器的输出可能为高(1)或为低(0)。
换句话说，脉冲密度为0 5，非常类似于010101这样的位流(bitstream)形式。
这种规则的位流形式意味着，输出频谱将在F ms ／2(见图6 5中的上图)处出现一个尖峰信号。
现在，如果直流输入信号稍微偏离半满度值一点儿，那么调制器输出的位流也将随之改变。
调制器输出谱图(如图6 5中的下图所示)，在F ms /2- F和F ms ／2+ F处有两个尖峰， F与直流信号偏离半满度值的程度成正比。
如何找到一种方法把这种信号音降到基波频带，使之具有有效的数字滤波呢?回答是通过电压基准。
数字输出是模拟输入与电压基准比率的一种度量。
基准幅值变化x％，会导致数字输出字的量值变化-x％。
实际上，电压基准的变化将调制ADC的输出幅度。
现在的转换器可以有内部时钟，也可能有外部时钟，工作频率为F ms ／2。
如果有少量的时钟脉冲耦合到电压基准电源线，那么它们会使电压基准产生很小的变化。
实际上音频信号调制成F ms ／2- F和F ms ／2+ F两个尖峰。
由这种调制产生的一种差频是 F，显然 F位于我们关心的频带范围内。
另外由于非线性作用也能在 F的倍频处产生音频尖峰。
问：按照你的解释，好像是如果给转换器加交流信号，是否就不必担心闲音了?答：任何交流信号通常都伴随着直流成分，该直流成分必须用调制器输出来表示，所以上述解释仍然适用。
但是，如果你的系统中总直流输入失调(即转换器内部失调加外部失调)恰好为0，则这种闲音将表现为直流(0 Hz)。
