下载文档原格式
Gowin FPGA产品JTAG配置手册TN653-1.07, 2019-11-18版权所有© 2019广东高云半导体科技股份有限公司未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。
免责声明本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。
除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。
高云半导体对高云半导体产品的销售和／或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。
高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。
高云半导体不承诺对这些文档进行适时的更新。
目录目录 (i)图目录 (iii)表目录 (iv)1 关于本手册 (1)1.1 手册内容 (1)1.2 适用产品 (1)1.3 相关文档 (1)1.4 术语、缩略语 (2)1.5 技术支持与反馈 (2)2 配置和烧录（Configuration&Programming） (3)2.1 JTAG配置模式 (3)2.2 配置流程 (5)2.2.1 JTAG引脚定义 (5)2.2.2 TAP状态机 (5)2.2.3 TAP复位 (5)2.2.4 指令寄存器和数据寄存器 (6)2.2.5 读取ID CODE实例 (7)2.2.6 配置SRAM流程 (9)2.2.7 读取SRAM的流程 (12)2.2.8 擦除内部Flash (14)2.2.9 编程内部Flash流程 (18)2.2.10 读取内部Flash流程 (22)2.2.11 背景烧录（Background Programming） (25)2.2.12 编程外部Flash (27)2.2.13 读取Status Register 0x41 (31)2.2.14 读取User Code 0x13 (32)2.2.15 重加载0x3C (32)2.2.16 擦除SRAM 0x15 (32)3 例程文件 (33)图目录图2-1 JTAG配置模式连接示意图 (4)图2-2 TAP状态机 (5)图2-3指令寄存器访问时序 (6)图2-4数据寄存器访问时序 (6)图2-5读取ID Code状态机流程图 (8)图2-6读取ID Code指令-0x11访问时序 (8)图2-7读取ID Code数据寄存器访问时序 (8)图2-8配置SRAM流程 (10)图2-9 Tansfer Configuration Data过程示意 (11)图2-10读取SRAM的流程 (13)图2-11擦除GW1N-2(B)/4(B)/6/9，GW1NZ-1内部Flash擦除流程 (15)图2-12擦除GW1N-1(S)内部Flash流程 (17)图2-13编程内部Flash流程图 (19)图2-14 X-page编程流程图 (21)图2-15 Y-page编程流程图 (22)图2-16读取内部Flash流程图 (23)图2-17读取一个Y-page的过程 (24)图2-18 GW1N-4 Background Programming 流程图 (25)图2-19 Transfer JTAG Instrction Sample & Extest 流程图 (26)图2-20 JTAG接口编程外部Flash连接示意图 (27)图2-21采用config-mode[2:0]=011模式编程SPI Flash流程示意图 (28)图2-22 GW2A系列JTAG模拟SPI发送0x06指令时序图 (28)图2-23 GW1N系列JTAG模拟SPI发送0x06指令时序图 (29)图2-24采用Boundary Scan模式编程SPI Flash流程示意图 (30)表目录表目录表1-1术语、缩略语 (2)表2-1 JTAG配置模式管脚定义 (3)表2-2 Gowin FPGA IDCODE (7)表2-3发送指令过程中TDI和TMS的值变化 (7)表2-4器件SRAM地址数量和地址长度 (12)表2-5 JTAG的TCK频率要求 (14)表2-6 Readback-pattern / Autoboot-pattern (18)表2-7管脚状态 (29)表2-8 Status Register含义 (31)1关于本手册 1.1手册内容1关于本手册1.1手册内容本手册主要介绍Gowin FPGA产品的JTAG配置及烧录相关信息，包含JTAG配置模式、配置流程及相关例程文件。
Jtag的各种引脚定义使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。
所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。
以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。
Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。
由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。
正版的Jlink是卖的很贵的。
大概是1000到2000RMB吧。
不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。
所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。
除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。
还有人制作了开源版本的JTAG仿真器——OpenJTAG。
而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。
比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。
还有飞思卡尔公司的USBDM和OSJTAG。
他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。
这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。
1．文本引至：“本帖版权由 lierdazjh”
JTAG引脚定义说明
JTAG接口主要包括5个引脚：TMS、TCK、TDI、TDO及一个可选配的引脚TRST，
这些引脚用于驱动电路模块和控制执行规定的操作。
各引脚的功能如下所述：
1、 TCK（Test Clook）
这是JTAG的测试时钟，为TAP控制器和寄存器提供测试参考。
在TCK的同步作用下通过TDI和TDO引脚串行输入或移出数据及指令，同时，TCK为TAP控制器状态机提供时钟。
2、 TMS（Test Mode Selector）
TAP控制模式选择器，用TCK的上升沿时刻的TMS的状态来确定TAP控制器的状态。
3、 TDI（Test Data Input）
它是JTAG指令和数据寄存器的串行数据输入端，通过TAP控制器和当前状态以及保持在指令寄存器中的具体指令，来指定一个特定的操作由TDI装入哪个寄存器，并在TCK的上升沿时刻被采样，结果送到JTAG寄存器组。
4、 TDO（Test Data Output）
它是JTAG指令和数据寄存器的串行数据输出端通过TAP控制器的当前状态以及保持在指令寄存器中的具体指
令，来决定在一个特定的操作中哪个寄存器的内容送到TDO输出，对于任何已知的操作，在TDI和TDO之间
只能有一个寄存器处于有效连接状态。
5、 TRST
这是测试复位输入信号，低电平有效，它为TAP控制器提供异步初始化信号。
2．图片引至：“本帖版权由 yinpeng”。
SWD与JT AG区别及使用情况上图是SEG GER说明书中给出的J link引脚图，可以对照着看S WD引脚与JTA G引脚的关系。
这是我手边开发板上的J T AG连接图，这个肯定是能用的。
这个是从网上找来的标准的JTAG连接图，供对照参考。
调试方式既可以用JTA G，也可以用SW D。
以下是一段转自：(http://showv/Blog/ViewAi rticl e/186)SWD 仿真模式概念简述一、SWD 和传统的调试方式区别1. SWD 模式比 JTAG 在高速模式下面更加可靠。
在大数据量的情况下面JTAG 下载程序会失败, 但是 SWD 发生的几率会小很多。
基本使用 JTAG 仿真模式的情况下是可以直接使用S WD 模式的, 只要你的仿真器支持。
所以推荐大家使用这个模式。
2. 在大家 GPIO 刚好缺一个的时候, 可以使用 SWD 仿真, 这种模式支持更少的引脚。
3. 在大家板子的体积有限的时候推荐使用 SWD 模式, 它需要的引脚少, 当然需要的P CB 空间就小啦！比如你可以选择一个很小的 2.54 间距的 5 芯端子做仿真接口。
二、仿真器对 SWD 模式支持情况1. 市面上的常用仿真器对S WD 模式支持情况(1) JLINKV6 支持 SWD 仿真模式，速度较慢。
(2) JLINKV7 比较好的支持SWD 仿真模式, 速度有了明显的提高，速度是JLINKV6 的 6 倍。
(3) JLINKV8 非常好的支持SWD 仿真模式, 速度可以到10M。
(4) ULINK1不支持 SWD 模式。
(5) 盗版 ULINK2非常好的支持SWD 模式，速度可以达到10M。
(6) 正版 ULINK2非常好的支持SWD 模式，速度可以达到10M。
2. SWD 硬件接口上的不同(1) JLINKV6 需要的硬件接口为: GND, RST, SWDIO, SWDCLK(2) JLINKV7 需要的硬件接口为: GND, RST, SWDIO, SWDCLK(3) JLINKV8 需要的硬件接口为: VCC, GND, RST, SWDIO,SWDCLK（注：下面有我自己用JLIN KV8的实际连线及相应实验结果）(4) ULINK1不支持 SWD 模式(5) 盗版 ULINK2需要的硬件接口为: GND, RST, SWDIO, SWDCLK(6) 正版 ULINK2需要的硬件接口为: GND, RST, SWDIO, SWDCLK由此可以看到只有 JLINKV8 需要 5 个引脚，即多了一个V C C引脚，其好处是: 仿真器对目标板子的仿真需要用到R ST 引脚, 使用仿真器内部的 VCC 作这个功能其实并不是非常美妙。
第一章实验系统介绍一、系统概述EL-DSP-EXPIV教学实验系统是我公司在总结多年开发经验的基础上推出的一款全新DSP教学实验系统。
该系统采用模块化分离式结构，便于用户使用、扩展和二次开发。
适合信号处理、电子信息、计算机、自动化、测控等相关专业的教学实验及科研研发。
同时本产品也是大学生电子设计竞赛的理想开发平台。
该系统采用双CPU设计，实现了DSP多处理器的协调工作，支持54X系列和2X系列的CPU板。
客户可根据自己的需求选用不同类型的CPU板，我公司所有CPU板是完全兼容的。
用户在不需要改变任何配置情况下，更换CPU板即可做不同类型的DSP试验。
通过“E_lab”和“Techv”扩展总线，可以扩展机、电、声、光等不同领域的扩展模块，完成数据采集、图象处理、通讯、网络、控制等扩展实验。
除此之外，在实验箱上有丰富的外围扩展资源，可以完成DSP基础实验、算法实验、编解码试验、双CPU综合实验、扩展实验。
该实箱的系统组成框图如下所示：图1-1、EL-DSP-EXPIV教学实验系统组成功能框图二、硬件组成该实验系统的硬件资源主要包括：●CPU板接口●两组E_lab接口●一组T echv接口●一组电机控制接口●语音处理单元●AD转换单元●DA转换单元●数字量输出单元●开关量输入输出单元●IO单元●CPLD逻辑单元●直流电源单元●模拟信号源●音频信号源●液晶显示单元●键盘单元●单脉冲单元●RS232串口单元●CAN总线单元●以太网单元●USB单元下面分别介绍各个单元：1、CPU板接口该实验系统采用底板加CPU板的结构方式，CPU板通过双排针扩展插槽扩展。
用户可根据自己的需求选用不同类型的CPU板。
不同类型的CPU板在硬件上是完全兼容的。
支持不同种类的CPU板混合使用。
下表给出了支持的CPU板和控制的资源：表1-1注：我公司将陆续推出VC5509、F2812、ARM系列CPU板，最新产品信息请向总公司或各地分公司咨询。
使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。
所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。
以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。
Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。
由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。
正版的Jlink是卖的很贵的。
大概是1000到2000RMB吧。
不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。
所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。
除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。
还有人制作了开源版本的JTAG仿真器——OpenJTAG。
而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。
比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。
还有飞思卡尔公司的USBDM和OSJTAG。
他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。
这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。
JTAG各类接口针脚定义及含义JTAG(Joint Test Action Group；联合测试工作组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。
现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。
标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
接口JTAG最初是用来对芯片进行接口编辑JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Port；测试访问口）通过专用的JTAG测试工具对内部节点进行测试。
JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG 链，能实现对各个器件分别测试。
如今，JTAG接口还常用于实现ISP（In-System Programmer，在系统编程），对FLASH等器件进行编程。
JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程然后再装到板上，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。
JTAG接口可对DSP芯片内部的所有部件进行编程。
JTAG引脚定义具有JTAG口的芯片都有如下JTAG引脚定义：TCK——测试时钟输入；TDI——测试数据输入，数据通过TDI输入JTAG口；TDO——测试数据输出，数据通过TDO从JTAG口输出；TMS——测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。
可选引脚TRST——测试复位，输入引脚，低电平有效。
含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。
JTAG内部有一个状态机，称为TAP控制器。
TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。
JTAG芯片的边界扫描寄存器JTAG标准定义了一个串行的移位寄存器。
寄存器的每一个单元分配给IC芯片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。
JTAG的引脚定义与各种JTAG的引脚序号与引脚名的对应关系JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。
一、引脚定义Test Clock Input (TCK) -----强制要求1TCK在IEEE 1149.1标准里是强制要求的。
TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。
Test Mode Selection Input (TMS) -----强制要求2TMS信号在TCK的上升沿有效。
TMS在IEEE 1149.1标准里是强制要求的。
TMS信号用来控制TAP状态机的转换。
通过TMS信号，可以控制TAP在不同的状态间相互转换。
Test Data Input (TDI) -----强制要求3TDI在IEEE 1149.1标准里是强制要求的。
TDI是数据输入的接口。
所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。
Test Data Output (TDO) -----强制要求4TDO在IEEE 1149.1标准里是强制要求的。
TDO是数据输出的接口。
所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。
Test Reset Input (TRST) ----可选项1这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。
TRST可以用来对TAP Controller进行复位（初始化）。
因为通过TMS也可以对TAP Controll进行复位（初始化）。
所以有四线JTAG 与五线JTAG之分。
(VTREF) -----强制要求5接口信号电平参考电压一般直接连接Vsupply。
这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?）Return Test Clock ( RTCK) ----可选项2可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
