数字钟电路设计

用fpga简易数字钟电路设计实验报告 概述及解释说明

1. 引言

1.1 概述

本实验报告旨在介绍使用FPGA（可编程门阵列）设计的简易数字钟电路。数字钟是一种可以显示时间的时钟装置，广泛应用于日常生活和工业领域。本文将详细讲解数字钟的设计原理、硬件要求、设计步骤以及实验的实现过程。

1.2 文章结构

本文共分为五个部分，即引言、FPGA简易数字钟电路设计、实验实现过程、实验结果分析和结论与总结。下面将对每个部分进行具体说明。

1.3 目的

该实验旨在通过学习和操作FPGA，深入理解数字电路设计的基本原理和方法，并通过设计一个简易的数字钟电路来巩固所学知识。通过本实验，我们还将探索数字钟电路的性能评估和可能的改进方向，并对未来发展方向进行展望。同时，通过参与这个项目，我们也将获得一定的实践经验和技能提升。

2. FPGA简易数字钟电路设计：

2.1 设计原理： 在本次实验中，我们使用FPGA（现场可编程逻辑门阵列）来设计一个简易的数字钟电路。FPGA是一种集成电路芯片，可依据用户需要重新配置其内部互连，从而实现不同的逻辑功能。我们将利用FPGA的可编程性和强大的计算能力来实现数字钟的功能。

该数字钟电路主要由时钟模块、倒计时模块和显示模块组成。时钟模块负责产生稳定而精确的脉冲信号作为系统的时基；倒计时模块通过对输入时间进行倒计时操作，并发出相应信号提示时间变化；显示模块用于将倒计时结果以数码管显示出来。

2.2 硬件要求：

为了完成该设计，我们需要准备以下硬件设备：

- FPGA开发板：提供了外部接口和资源，用于连接其他硬件设备并加载程序。

- 数码管：用于显示时间信息。

- 时钟源：提供稳定而精确的脉冲信号作为系统的时基。

2.3 设计步骤：

以下是设计步骤的详细说明：

1. 确定所需功能：首先明确数字钟需要具备哪些功能，例如12小时制还是24小时制、倒计时功能等。

2. 确定FPGA型号：根据设计需求和资源限制，选择适合的FPGA型号。不同型号的FPGA拥有不同的逻辑单元数量和存储资源，需要根据实际需求进行选择。

多功能数字钟电路设计

1设计内容简介

数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲 产生，报时，闹钟四部分。脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。

2设计任务与要求

Ⅰ 以十进制数字形式显示时、分、秒的时间。

Ⅱ 小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。

Ⅲ 能实现手动快速校时、校分；

Ⅳ 具有整点报时功能，报时声响为四低一高，最后一响为整点。

Ⅴ 具有定制控制（定小时）的闹钟功能。

Ⅵ 画出完整的电路原理图

3主要集成电路器件

计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只； 三极管74LS191一只；555定时器 1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；

74LS20 若干；电阻若干，等

4设计方案

数字电子钟的原理方框图如图（1）所示。该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED七段显示器显示出来。整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。校时电路是用“时”、“分”、“秒”显示数字进行校对调整的。

一、 设计目的

1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力。

2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。

3、学会使用EDA软件Multisim对电子电路进行仿真设计，并利用该软件对所设计的电子电路进行仿真测试。

4、通过对自己所设计的电子电路进行实际组装、测试，初步掌握普通电子电路的安装、布线、调试等基本技能，

5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。

二、 设计内容、要求及设计方案

1、任务

利用multisim仿真软件和电子元器件设计并制作一个数字钟。

2、基本要求

1）准确计时，以数字形式显示时、分和秒的时间。

2）如真实时钟，小时的计时要求为“12翻1”，分和秒的时间要求为60进制。

3）自由校正时间。

3、扩展功能

1）定时闹钟功能。

2）仿广播电台正点报时。

4、总体方案

数字钟电路的组成方框图如下图1所示，其主体电路的工作原理如下：由555定时器产生1kHz的脉冲信号，经由74LS90构成的三级分频器后，输出1Hz的单位脉冲，为由74LS90和74LS92构成的60进制秒计数器提供时钟，秒计数器十位再向74LS90和74LS92构成的60进制分钟计数器提供时钟脉冲，其高位再向由74LS191和74LS74构成的12进制小时计数器提供时钟脉冲。秒、分和时计数器的输出分别接到各自的译码器的输入端，驱动数码管显示。

图1 多功能数字钟系统框图

5、可选元器件

与非门：74LS00 4片；计数器：74LS90 5片、74LS92 2片、74LS191 2片；

译码器：74LS47 6片；数码管4只；555定时器：NE555 2片；

发光二极管4只；触发器：74LS74 2片；

范文范例参考

WORD格式整理 目 录

摘 要 ........................................................................ 1

1数字钟的结构设计及方案选择 .................................................. 2

1.1振荡器的选择 .......................................................... 2

1.2计数单元的构成及选择 .................................................. 3

1.3译码显示单元的构成选择 ................................................ 3

1.4校时单元电路设计及选择 ................................................ 4

2 数字钟单元电路的设计 ........................................................ 4

2.1振荡器电路设计 ........................................................ 4

2.2时间计数单元设计 ...................................................... 4

2.2.1集成异步计数器74LS390 ........................................... 5

2.2.2 用74LS390构成秒和分计数器电路 .................................. 5