当前位置：文档之家 › 第6讲 组合逻辑电路设计

第6讲 组合逻辑电路设计

  • 格式：ppt
  • 大小：1.50 MB
  • 文档页数：31

下载文档原格式

  / 31

合集下载

电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文

电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
1. 逻辑函数的表达方式 逻辑电路的功能可用逻辑函数来表述。对于某一实际问题 的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑 因变量（结果）作为输出，那么当输入量的取值确定后，输 出量便随之确定，这种输出与输入之间的函数关系就称为逻 辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。

数字设计第6章组合逻辑设计实践2PPT课件

数字设计第6章组合逻辑设计实践2PPT课件
数字设计第6章组合逻辑设计实践2ppt
课件
$number {01}
目 录
• 引言 • 组合逻辑设计基础 • 组合逻辑电路设计 • 实践项目：设计一个4位全加器 • 常见问题与解决方案 • 总结与展望
01 引言
课程背景
01
数字设计是计算机科学与工程学 科的重要分支，组合逻辑设计是 数字设计中的基础内容之一。
卡诺图化简的方法
通过圈1、圈0、消去律、合并律等规则，将复杂的逻辑函数化简为简单的形式。
03
组合逻辑电路设计
编码器
总结词
将输入信号转换为二进制码的电路
详细描述
编码器是一种组合逻辑电路，它将输入信号转换为相应的二进制码。根据输入信号的数量，编码器可以分为二进 制编码器和多进制编码器。在二进制编码器中，每个输入信号对应一个二进制位输出，而在多进制编码器中，多 个输入信号对应一个二进制位输出。
确。
仿真结果分析
分析仿真结果，验证全 加器的功能是否符合预
期。
05
常见问题与解决方案
门电路的功耗问题
总结词
门电路的功耗问题在组合逻辑设计中是一个常见问题，它涉及到电路的能量消耗和效率。
详细描述
随着门电路规模的不断增大，功耗问题变得越来越突出。这主要是由于门电路中的晶体管在开关过程中会消 耗大量能量。为了解决这个问题，可以采用低功耗设计技术，如动态逻辑和低功耗门电路等。动态逻辑通过 只在必要时才激活晶体管来降低功耗，而低功耗门电路则通过优化晶体管的结构和连接方式来降低功耗。
06
总结与展望
本章内容回顾
组合逻辑设计的基本概念
回顾了组合逻辑设计的定义、原理和 应用领域，以及其在数字系统中的重 要性。
组合逻辑电路的实现

【全文】组合逻辑电路ppt

【全文】组合逻辑电路ppt

列出真值表
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
4、功能评述
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
即：
输入
输出
2、 化简输出函数表达式 目得:① 简单、清晰地反映输入与输出之间得逻辑关系; ② 简化电路结构,获得最佳经济技术指标。
3、 列出输出函数真值表 真值表详尽地给出了输入、输出取值关系,能直观地
半加器已被加工成小规模集成电路, 其逻辑符号如右图所示。
思考:可用 何种芯片实现？
例3 分析下图所示组合逻辑电路,已知输入为8421码, 说明该电路功能。
解 写出该电路输出函数表达式
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
根据二进制加法运算法则可列出全加器得真值表如下表
所示。
Ai Bi Ci-1
1000 1001 1010 1011 1100
功能: 8421码转换成余3码！
4、3 组合逻辑电路设计

组合逻辑电路的设计PPT课件

组合逻辑电路的设计PPT课件
定义逻辑状态的含义；
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。

组合逻辑电路的设计与测试实验原理和内容

组合逻辑电路的设计与测试实验原理和内容

组合逻辑电路的设计与测试实验原理和内容哎呀，小伙伴们，今天我们来聊聊一个非常实用的话题——组合逻辑电路的设计与测试实验原理和内容。

你们知道吗，组合逻辑电路在我们日常生活中可是随处可见哦，比如说电视机、洗衣机、冰箱等等，这些都是由组合逻辑电路组成的。

那么，组合逻辑电路究竟是什么呢？它又是怎么设计的和测试的呢？别着急，我们一一来聊聊。

我们来了解一下什么是组合逻辑电路。

组合逻辑电路是由基本的逻辑门电路(如与门、或门、非门等)按照一定的顺序连接而成的电路。

它的特点就是输出结果取决于输入信号的状态，只要输入信号满足某个条件，输出结果就为1,否则就为0。

简单来说，组合逻辑电路就是根据输入信号的条件来决定输出信号的一种电路。

那么，组合逻辑电路要怎么设计呢？其实，设计组合逻辑电路的方法有很多，但是最常用的还是基于逻辑公式的设计方法。

我们先来看一个例子吧。

假设我们要设计一个简单的加法器，它的功能是将两个二进制数相加，然后输出结果。

我们可以用与门、或门和非门来实现这个功能。

具体来说，我们可以将第一个二进制数与第二个二进制数进行异或操作，得到一个新的二进制数；然后将这个新的二进制数与第一个二进制数进行与操作，再将这个结果与第二个二进制数进行或操作，最后得到的就是两个二进制数相加的结果。

这样一来，我们就用逻辑公式描述了加法器的功能。

实际设计的时候，我们还需要考虑各种可能的情况，比如进位等问题。

接下来，我们再来聊聊组合逻辑电路的测试实验原理和内容。

在设计好组合逻辑电路之后，我们需要对它进行测试，以确保它的功能正确无误。

测试的方法有很多，但是最常用的还是基于真值表的测试方法。

所谓真值表，就是列出所有可能的输入信号和对应的输出信号的一种表格。

通过观察真值表，我们就可以判断给定的输入信号下，组合逻辑电路是否会产生正确的输出信号。

实际测试的时候，我们还需要使用一些辅助工具，比如多用可调电阻、74LS系列芯片等。

好了，今天的分享就到这里啦。

《组合逻辑电路的设计》教学设计

《组合逻辑电路的设计》教学设计

《组合规律电路的设计》教学设计教学设计：组合规律电路的设计一、教学目标1. 了解组合规律电路的基本概念和设计原理；2. 把握组合规律电路的设计方法和步骤；3. 能够运用所学学问设计简洁的组合规律电路。

二、教学内容1. 组合规律电路的基本概念和特点；2. 组合规律电路的设计原理；3. 组合规律电路的设计方法和步骤；4. 组合规律电路的实际应用。

三、教学方法1. 讲授教学法：通过讲解理论学问，介绍组合规律电路的概念、特点和设计原理；2. 试验演示法：通过具体实例，演示组合规律电路的设计过程和实际应用；3. 互动争辩法：鼓舞同学参与争辩，提出问题和解决问题。

四、教学过程一、导入（10分钟）第1页/共4页1. 引入组合规律电路的概念和基本特点；2. 提问：你们对组合规律电路有什么了解？它有什么特点？二、学问讲解（30分钟）1. 介绍组合规律电路的基本概念和特点；2. 讲解组合规律电路的设计原理；3. 分析组合规律电路的实际应用。

三、试验演示（30分钟）1. 通过示意图演示组合规律电路的设计过程；2. 以一个具体的实例进行试验演示，呈现组合规律电路的应用。

四、设计练习（40分钟）1. 给同学分发练习题，要求同学依据所学学问设计一个简洁的组合规律电路；2. 同学相互沟通，争辩解题思路和方法；3. 同学提交设计方案，进行集体争辩。

五、总结归纳（10分钟）1. 复习本节课所学学问，强调重点和难点；2. 总结组合规律电路的设计方法和步骤；3. 提问回答同学对组合规律电路的理解和把握状况。

六、作业布置（5分钟）1. 针对同学在设计练习中的不足，布置相关的课后作业；2. 提示同学复习本节课的学问，预备下节课的学习。

七、教学反思（10分钟）1. 回顾本节课的教学过程，检查同学把握状况；2. 总结教学中存在的问题和改进措施；3. 预备下节课的教学内容和活动。

五、教学评估1. 同学的参与度和互动状况；2. 同学的设计作业完成状况和质量；3. 同学对组合规律电路的理解和应用状况。

《组合逻辑电路的设计》教学设计

《组合逻辑电路的设计》教学设计引言在电子工程中，组合逻辑电路的设计是至关重要的环节。

本教学设计将通过分析组合逻辑电路的基本原理、构建方法与优化方案，帮助读者掌握组合逻辑电路的设计技巧，为实际工程应用提供指导。

教学目标1.理解组合逻辑电路的基本概念与工作原理；2.掌握组合逻辑电路的设计方法；3.了解组合逻辑电路优化的一般原则；4.培养分析与解决问题的能力。

教学内容一、组合逻辑电路的基本概念1.组合逻辑电路的定义；2.组合逻辑电路的输入与输出；3.组合逻辑电路的基本元件。

二、组合逻辑电路的工作原理1.基本逻辑运算（AND、OR、NOT）；2.逻辑函数及其表示方法；3.组合逻辑电路的实现。

三、组合逻辑电路的设计方法1.传统设计方法（卡诺图、真值表）；2.利用布尔代数进行设计；3.利用硬件描述语言（如 Verilog）进行设计。

四、组合逻辑电路的优化1.减少元件数量；2.减少延迟时间；3.提高电路稳定性。

教学过程与方法1.通过讲解、示范和实例分析，帮助学员掌握组合逻辑电路的基本概念和工作原理；2.通过小组讨论和实践操作，引导学员掌握组合逻辑电路的设计方法与优化方案；3.通过课堂互动与答疑，及时解决学员在学习过程中遇到的问题。

教学重点与难点一、教学重点1.组合逻辑电路的基本概念与工作原理；2.组合逻辑电路的传统设计方法与优化方案。

二、教学难点1.利用布尔代数和硬件描述语言进行组合逻辑电路设计；2.根据实际需求进行优化设计。

教具和多媒体资源1.黑板/白板；2.投影仪/PPT；3.组合逻辑电路实验箱；4.教学软件：组合逻辑电路设计工具、Verilog编程环境等。

教学评价与反馈1.设计评价策略：通过课堂表现、小组讨论、实践操作和作品展示等多种方式对学员进行评价；2.提供反馈：根据学员表现，及时给予指导和建议，帮助学员改进学习方法与效果。

同时，通过收集学员的意见和建议，不断优化教学设计。

教学反思与总结1.对本次教学设计进行反思：总结本次教学的优点和不足之处，为后续教学提供借鉴；2.对学员学习效果进行总结：分析学员在学习过程中的表现及遇到的问题，为后续教学提供改进方向；3. 对本次教学评价进行总结：根据评价结果，分析学员在学习过程中的优点和不足之处，为后续教学提供指导。

《电工电子技术》课件——组合逻辑电路分析与设计


总结
逻辑代数 组合逻辑电路分析 编码器 译码器
编码器是指能够实现编码功能的组合逻辑电路。它是一个多输入、 多输出的电路，通常输入端多于输出端。
编码器
例子：有 4 个信息 I0 、 I1 、 I2 、 I3 可用 2 位二进 制代码 A、 B 表示。A、 B 为 00、01 、10 、11 ，分别 代表信息 I0 、 I1 、 I2 、 I3 ，而 8 个信息要用 3 位二进制 代码 A、B、C 来表示。要表示的信息越多，二进制代码 的位数也越多。n 位二进制代码有 2n 个状态，可以表示 2n 个信息。
2. BCD-七段显示译码器 煤矿用温度传感器显示部分用的就是七段显示译码 器，其工作过程为：
此处插入视频
集成译码器
集成通用译码器 ： 74LS138、74LS42等。
集成显示译码器 ： 74LS48、CC4511等。
集成译码器
74LS138 是 2 位二进制译码器。它有 3 条输入线 A、B、C，8 条输 出线 Y0～Y7 ，输出低电平有效。
组合逻辑电路的分析
一般分析步骤如下：
写出已知逻辑电路的函数表达式。方法是直 接从输入到输出逐级写出逻辑函数表达式。 化简逻辑函数表达式，得到最简逻辑表达式。
列出真值表。 根据真值表或最简逻辑表达式确定电路逻辑 功能。
编码器
在数字电路中，要把输入的各种信号（如十进制数、文字、符号等） 转换成若干位二进制码，这种转换过程称为编码。
显示编码器
1.发光二极管显示器（ LED 数字显示器） LED 数字显示器又称 LED 数码管，它是由七段发光二极管封装组 成的，它们排列成“日”字形。
显示编码器
2. BCD - 七段显示译码器 BCD - 七段显示译码器能把二 - 十进制代码译成对应于数码管的 7 个字段信号，驱动数码管，显示出相应的十进制数码。

《组合逻辑电路设计》公开课课件


思考：给出逻辑功能，如何设计符合该功能的逻辑电路？
组合逻辑电路的设计
输组血合者逻和辑受电血路者的必设须计满，足就一是定根的据基给本
出原的则实才际能逻正辑常问输题血求，出设实计现一这个一自逻动辑判功别
能输的血最者简和单受逻血辑者电能路否。正常输血的组合逻
辑电路。
器件的种类最少， 数量最少，连接线 最少
评委席
若解有：人用作弊A暗、中B遥、控C改表变示输三出名结评果委。猜，想1一表下示作同弊意者，是如0表何示改装不的同？ 意；用F表示结果，1表示通过，0表示不通过
（1）列真值表
ABCF
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
（2）写表达式
（3）化简表达式
实际 逻辑问题
逻辑抽象 列真值表
写函数 表达式
化简或变换 表达式
画逻辑 电路图
1、认真读题， 把握逻辑关系
把取值为1的项写成与或式
2、设输入输出变量， 定义状态的含义
3、列真值表
目的：减少器件的数量、种类和器 件之间的连接线。减少成本，提高 效率和稳定性
1列表 2得式 3变形 4画图
形成性练习
星空卫视“中国达人秀”海选，有三名评 委。以少数服从多数的原则判定选手能否 通过海选。假设我们是电子设计师，帮他 们设计一个电路能够体现评委判定和选手 是否过关之间的逻辑关系。
&
真值表
ABC
000 001 010 011 100 101
1≥1 10
111
L
0 1 1 1 1 1 1
L0
当A、B、C三个变量不一致时，输出为 “1”，所以这个电路称为“不一致电

组合逻辑电路的分析与设计详解(ppt)


第二步：写出“最小项之”表达式；
Si=∑(1,2,4,7)
Ci=∑m(3,5,6,7)
第三步：化简并转换成适当形式；
第四步：画出电路图；
Ci-1
=1
Si
=1 Bi Ai
&
≥1 Ci &
第三节 编码器
组合电路的特点是电路的输出信号仅与该时刻的输入 信号有关而与电路原来所处的状态无关。常见的组合电 路有编码器、译码器、数字分配器和数字选择器等。
C
1 F
F P 2 P 3 P 4 A A B B A C C B A C B
F A( A B B C C ) A B A B C C
从上面的表达式可以看出， 原来的电路图并不是最简的， 最简电路图如右。
F ABC A B C
A & P2
A B
&
P1 & P3
C
B
& P4
C
A B C
1 F
1 1 F
&
列出真值表如右：
由真值表可知, 当A、 B、C取相同值时, F为 1, 否则F为0。所以该 电路是一个“一致性 电路”。
可用于判断输入变 量的值是否相等。
ABC F 000 1 001 0 010 0 011 0 100 0 101 0 110 0 111 1
第二节 组合逻辑电路的设计
Y0= I0 I1 I2 I3+I0 I1 I2 I3
电路如下：
I0
1
I1
1
I2 1 I3 1
& ≥1 Y1
&
& ≥1 Y0
&
如果没有信号输入时，怎么表示呢？ 三、按键式8421BCD码编码器 二一十进制编码器是将十进制的0～9十个信号分别编 成BCD码。 输入：10个按键(I0～I9)分别代表0～9十个数码信号， 0电平输入有效（一般在输入变量上加上划线）。 输出：4个输出(A, B, C, D)代表8421码的四位。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
பைடு நூலகம்
课外作业：
教材P210 3.18、３.26
EDA技术
讲授：伍宗富
表1 3-8线译码器的真值表
EDA技术
讲授：伍宗富
（2）译码器的VHDL编程
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
EDA技术
讲授：伍宗富
课题：组合逻辑电路设计
一、 VHDL编程设计 二、 VHDL实际应用 三、基本门电路设计 四、四选一选择器电路设计 五、三态门及总线缓冲器电路设计 六、课堂小结 七、作业
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
3个二进制输入端A，B，C和8 个译码输出端y0~y7。 对输入A， B，C的值进行译码， 确定输出端y0~y7的哪一个输出端变 为有效（低电平），从而达到译码 的目的。 EN使能输入脚为方便译码器的 控制或便于将来扩充用。
EDA技术
讲授：伍宗富
五、三态门及总线缓冲器电路设计
1．三态门电路
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY TRISTATE IS PORT (EN,DIN:IN STD_LOGIC; DOUT:OUT STD_LOGIC); END TRISTATE; ARCHITECTURE ART OF TRISTATE IS BEGIN PROCESS(EN,DIN) BEGIN IF EN='1' THEN DOUT<=DIN; ELSE DOUT<='Z'; --DOUT<='1'; END IF; END PROCESS; END ARCHITECTURE ART;
EDA技术
讲授：伍宗富
四、四选一选择器电路设计
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX41 IS PORT (INP: IN STD_LOGIC_VECTOR(3 DOWNTO 0); A,B:IN STD_LOGIC; Y:OUT STD_LOGIC); END ENTITY MUX41; ARCHITECTURE ART OF MUX41 IS SIGNAL SEL:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN SEL<=B&A; PROCESS(INP,SEL) BEGIN IF(SEL="00")THEN Y<=INP(0); ELSIF (SEL="01")THEN Y<=INP(1); ELSIF (SEL="11")THEN Y<=INP(2); ELSE Y<=INP(3); END IF; END PROCESS; END ARCHITECTURE ART;
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
EDA技术
讲授：伍宗富
三、基本门电路设计
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY GATE IS PORT (A,B: IN STD_LOGIC; YAND,YOR,YNAND,YNOR,YNOT,YXOR: OUT STD_LOGIC); END ENTITY GATE; ARCHITECTURE ART OF GATE IS BEGIN YAND<=A AND B; --与门输出 YOR<=A OR B; --或门输出 YNAND<=A NAND B; --与非门输出 YNOR<=A NOR B; --或非门输出 YNOT<=NOT B; --反相器输出 YXOR<=A XOR B; --异或门输出 END ARCHITECTURE ART;
EDA技术
讲授：伍宗富
五、三态门及总线缓冲器电路设计
3．双向总线驱动器电路
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY BIDIR IS PORT(A,B:INOUT STD_LOGIC_VECTOR(7 DOWNTO 0); EN,DIR:IN STD_LOGIC); END ENTITY BIDIR; ARCHITECTURE ART OF BIDIR IS SIGNAL AOUT,BOUT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(A,EN,DIR) BEGIN IF((EN='0')AND (DIR='1'))THEN BOUT<=A; ELSE BOUT<="ZZZZZZZZ"; END IF; B<=BOUT; END PROCESS; PROCESS(B,EN,DIR) BEGIN IF((EN='0')AND (DIR='0'))THEN AOUT<=B; ELSE AOUT<="ZZZZZZZZ"; END IF; A<=AOUT; END PROCESS; END ARCHITECTURE ART;
课时计划：2学时
使用教材：EDA技术及应用．谭会生等．西安：西安电子科技大学出版社 主要参考文献:
[1] 徐光辉等．CPLD/FPGA的开发和应用[M]．北京：电子工业出版社 [2] 侯伯亨等.VHDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学出版社 [3] [4] 周立功等．SOPC嵌入式系统基础教程[M]．北京：北京航空航天大学出版社
EDA技术
讲授：伍宗富
《 E D A 技 术》 课 程 教 学
讲授：伍宗富
湖南文理学院电气与信息工程学院
2012年6月5日星期二
EDA技术
讲授：伍宗富
第 六 讲 组合逻辑电路设计
教学目的：使学生掌握组合逻辑电路的设计方法。
教学重点：CPLD/FPGA器件实现组合逻辑电路；编码器、译码器。
教学难点：VHDL与CPLD/FPGA工程实现。 教学方法：讲授法、计算机辅助法。
EDA技术
讲授：伍宗富
五、三态门及总线缓冲器电路设计
2．单向总线驱动器电路
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY TR1_BUF8 IS PORT (DIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0); EN:IN STD_LOGIC; DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY TR1_BUF8; ARCHITECTURE ART OF TR1_BUF8 IS BEGIN PROCESS(EN,DIN) BEGIN IF(EN='1')THEN DOUT<=DIN; ELSE DOUT<="ZZZZZZZZ"; END IF; END PROCESS; END ARCHITECTURE ART;