数字集成电路版图提取

实验报告一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。

2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。

3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio 或Cadence等软件对电路进行复原。

六、实验仪器设备（1）工作站或微机终端 1台（2）芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。

2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。

3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。

从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。

其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。

图22、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。

由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。

3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence 软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。

报告评分：指导教师签字：。

（集成电路反向实践）实验报告班级: 姓名: 学号: 实验日期：成绩实验一layeditor的使用和基本器件版图提取一、实验目的熟悉反向版图软件layeditor的使用，学会创建工作区，设置工作区，掌握配置版图定义层的方法，掌握提取各类电阻、电容、MOS管的方法和步骤。

二、实验原理根据提取电路网表参数，按照设计规则画出器件版图。

三、实验内容1、创建版图工作区，并配置版图定义层文件。

2、在模拟工作区中提取电阻、电容、MOS管版图。

四、实验步骤1、打开layeditor软件，打开Power_Manager_Chip_1工程创建工作区点击工程菜单→选择创建工作区。

命名：PM_AMP_2701242、配置版图定义层文件（1）添加版图层将鼠标放到任意版图层，右击选择添加版图层，会出现版图属性窗口填入：名称、GDS层、最小宽度、选择颜色、填充方式在高级选项中：可以选择该版图层为连接孔层或标注层（2）删除版图层首先选择要删除的版图层，右击选择删除版图层（3）修改版图层参数首先选择版图层，右击选择版图层属性。

3、转换工作区具体转换步骤如下，假设需要将网表工作区“NETLIST”中的数据转换为精确版图数据：(1) 用Layeditor 软件创建一个版图工作区，例如取名“LAYOUT”；(2) 在工作区“LAYOUT”中创建金属引线层：根据工作区“NETLIST”中的引线层数，在工作区“LAYOUT”中创建相应的版图层METAL1，METAL2…。

注意，版图层必须取名为METALn，n是一个数字，另外大小写必须一样。

例如，“NETLIST”中有两层引线，那么在“LAYOUT”中就创建版图层METAL1 和METAL2。

(3) 在工作区“LA YOUT”中创建引线孔层：根据工作区“NETLIST”中的引线孔层数，在工作区“LAYOUT”中创建相应的版图层VIA1，VIA2…。

注意，这些版图层必须取名为VIAn，其中n是一个数字。

实验33 模拟集成电路版图的反向提取模拟集成电路具有设计难度大、应用范围宽等优点，早已成为了集成电路设计领域的重要研究热点，引起了研究者的广泛关注。

模拟集成电路版图的反向提取关乎电路设计的成败，是设计过程中的重要关键环节之一。

本实验要求学生能够独立对标准CMOS模拟集成电路版图单元，完成电路的反向提取、绘制整理和功能分析等工作。

通过对CMOS模拟集成电路版图单元的反向提取实践，锻炼和提高学生对集成半导体器件和模拟集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对模拟集成电路反向设计思想的理解，加强学生灵活运用所学《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等理论知识的能力。

一、实验原理1. 模拟集成电路中的集成器件在标准CMOS工艺下，模拟集成半导体器件主要有：MOS晶体管、扩散电阻、多晶硅电阻、多晶硅电容和MOS电容等。

在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。

在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。

模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。

为了解决较大宽长比器件与版图布局资源之间的矛盾，实际版图照片中常常可以看到，以多只较小宽长比晶体管并联形式等效一只较大宽长比晶体管的情形。

这种版图尺寸的转换技术可以实现对芯片总体布局资源的充分合理利用，同时又有利于系统的整体性能提升，有着非常重要的应用。

图33.1给出了大宽长比器件转换示意图，(a)图为多只具有较小宽长比的晶体管，(b)图为这些晶体管通过共用源、漏和栅极，采用并联连接方式实现向大宽长比的转换。

(a) (b)图33.1 大宽长比器件转换示意图图33.2给出了具有较大宽长比的NMOS和PMOS晶体管的等效版图。

从图155中可以看出，NMOS和PMOS晶体管都是由四只晶体管并联组成的，由于源极、漏极和栅极分别接在一起，所以晶体管从漏极流向源极的电流具有四条路径，那么，作用结果相当于四倍宽长比的单只晶体管。

赛微电子网更多电子资料请登录赛微电子网实验32 数字集成电路版图提取数字集成电路产品应用领域十分广泛，数字集成电路的设计技术已经成熟。

集成电路反向设计是一种重要的集成电路设计方法，数字集成电路版图的反向提取是数字集成电路反向设计方法中的重要关键环节之一。

本实验要求学生独立对给定的CMOS数字集成电路单元版图，完成电路的反向提取、绘制整理和功能分析等工作。

通过对CMOS数字集成电路单元版图的反向提取实验，锻炼和提高了学生对半导体器件和数字集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对数字集成电路反向设计思想的理解，加强了学生灵活运用所学“半导体物理”、“场效应器件物理”、“数字集成电路设计”和“集成电路制造技术”等理论知识的能力。

一、实验原理1. CMOS工艺简介在现代集成电路工艺技术中，CMOS工艺技术占据重要位置，得到了广泛的应用。

P型衬底N阱CMOS工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。

各种工艺技术多次出现，达到了对半导体器件和集成电路图形的逐一加工处理。

最终形成了图形化的半导体器件和集成电路。

氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要作用有：栅绝缘介质、杂质掩蔽和隔离保护等。

光刻技术是通过紫外光或电子束对涂有光刻胶的衬底进行照射，利用光刻胶在光照前后溶解性的变化，实现光刻掩膜版到衬底上的图形转移，为后续加工工艺开设窗口。

刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀的技术，是实现对多余材质进行去除的一项技术。

离子注入是通过加速杂质离子并将杂质离子打入靶材料的一种掺杂技术。

可以实现P型和N型杂质的掺入。

淀积技术是通过物理化学方法在基片上生长材料的一种技术。

可以实现多晶硅栅材料的生长等。

2. MOS晶体管认知在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。

在数字集成电路版图的照片中，NMOS管阵列和PMOS 管阵列一般分别制作在不同的区域，PMOS管阵列制作在一个或多个N阱内，NMOS管阵列制作在一个或多个区域。

（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。

深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。

菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。

菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。

菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。

主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。

(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。

版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。

集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。

通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。

版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。

这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。

集成电路设计综合实验学院：专业：学号：姓名：日期：实验一：反向提取给定模块一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。

图1 电路模块版图三、实验步骤1.按照（如上图1所示）提取电路图2.将提取的电路图用模块符号绘制连接起来并分析其逻辑功能3.在cadence软件创建schematic文件并绘制各子模块电路原理图4.结合原理图的功能分析仿真波形是否正确5.由schematic产生symbol6.再在cadence软件创建schematic文件并调用子模块symbol并将其各个模块连接起来构成电路原理图7.进行仿真分析其波形是否正确8.在cadence软件创建layout文件，严格按照工艺规则绘制电路版图并尽可能保证距离最小9.进行DRC验证四．实验原理经过对提取出来的电路图的分析，该电路的功能为D锁存器，输入信号A为D锁存器的CLK时钟端口，输入信号B为D锁存器的输入信号D端口，输入信号C为D锁存器的使能端E0口，输出信号Q为D锁存器的输出信号。

锁存器是一种对脉冲电平敏感的存储单元电路，他们可以在特定输入脉冲电平作用下改变状态。

当时钟信号为低时，传输管截止，数据通过三态门经反馈线和与非门后输出；当时钟信号为高时，三态门截止，输出为锁存状态，就是把信号暂存以维持某种电平状态。

该D锁存器的功能是，当使能端E0为低时，电路不工作，输出为低；当使能端E0为高时，并且CLK时钟信号为低时，输出信号与输入信号B一致；当使能端E0为低时，并且CLK时钟信号为高时，输出为锁存状态，即把上一个状态暂存起来。

D锁存器真值表五．实验结果：反向提取的schematic电路图即symbol的绘制反向器的symbol电路图和版图的绘制传输门的电路图symbol和版图的绘制与非门的电路图symbol和版图的绘制三态门的电路图symbol的绘制D锁存器的模块电路图的绘制D锁存器的模块电路图的仿真波形D锁存器DRC验证后版图的绘制实验二：二选一数字选择器一、实验内容设计一个CMOS结构的二选一选择器。