计算机组成原理(存储器)

十六位体系结构计算机组成原理
十六位体系结构计算机组成原理是指计算机的硬件和软件组成原理，可以分为以下几个部分：
1.中央处理器(Central Processing Unit, CPU)：负责执行计算机指令和进行数据处理。

CPU包括指令寄存器、程序计数器、算术逻辑单元(ALU)和寄存器等。

2.存储器：存储器包括主存储器和辅助存储器。

主存储器用于存储正在运行的程序和数据，可分为RAM和ROM。

辅助存储器用于长期存储程序和数据，如硬盘、光盘等。

3.输入输出设备：用于与外部设备进行数据交互，如键盘、鼠标、打印机、显示器等。

4.总线(Bus)：计算机内各个部件之间传送数据和控制信息的通道。

总线分为数据总线、地址总线和控制总线。

5.指令系统：计算机的指令系统决定了计算机的操作特性和功能。

按照十六位体系结构，指令由16位表示，可以包括逻辑运算、算术运算、存储和转移等操作。

6.中断系统：用于处理紧急情况和异步事件，如异常中断、硬件中断和软件中断等。

7.时钟系统：用于同步计算机内各个部件的工作节奏和时序，提供时钟脉冲。

8.控制单元(Control Unit)：负责控制计算机的操作，根据指令操作码的不同，控制单元产生特定的控制信号和时序信号，控制各个部件的工作。

9.运算器(アrithmetic and Logic Unit, ALU)：负责进行算术运算和逻辑运算，包括加法、减法、乘法、除法和与、或、非、异或等逻辑运算。

以上是十六位体系结构计算机组成原理的基本内容，具体实施中可能会有一些差异。

计算机组成原理存储器（1）（1）1.存储器⼀、单选题（题数 54，共7 ）1在下述存储器中，允许随机访问的存储器是（）。

（1.2分）A、磁带 B 、磁盘 C 、磁⿎ D 、半导体存储器正确答案 D2若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）。

（1.2分）A、4×10^6字节/秒B、4M字节/秒C、8×10^6字节/秒D、8M字节/秒正确答案 C3下列有关RAM和ROM得叙述中正确的是()。

IRAM是易失性存储器，ROM是⾮易失性存储器IIRAM和ROM都是采⽤随机存取⽅式进⾏信息访问IIIRAM和ROM都可⽤做CacheIVRAM和ROM都需要进⾏刷新（1.2分）A、仅I和IIB、仅I和IIIC、仅I，II，IIID、仅II，III，IV正确答案 A4静态RAM利⽤（）。

（1.2分）A、电容存储信息B、触发器存储信息C、门电路存储信息D、读电流存储信息正确答案 B5关于计算机中存储容量单位的叙述，其中错误的是（）。

（1.2分）A、最⼩的计量单位为位（bit），表⽰⼀位“0”或“1”B、最基本的计量单位是字节（Byte），⼀个字节等于8bC、⼀台计算机的编址单位、指令字长和数据字长都⼀样，且是字节的整数倍D、主存容量为1KB，其含义是主存中能存放1024个字节的⼆进制信息正确答案 C6若CPU的地址线为16根，则能够直接访问的存储区最⼤容量为（）。

（1.2分）A、1MB、640KC、64KD、384K正确答案 C7由2K×4的芯⽚组成容量为4KB的存储器需要()⽚这样的存储芯⽚。

（1.2分）A、2B、4C、8D、16正确答案 B8下⾯什么存储器是⽬前已被淘汰的存储器。

（1.2分）A、半导体存储器B、磁表⾯存储器C、磁芯存储器D、光盘存储器正确答案 C9下列⼏种存储器中，（）是易失性存储器。

（1.2分）A、cacheB、EPROMC、FlashMemoryD 、 C D-ROM正确答案 A10下⾯关于半导体存储器组织叙述中，错误的是什么。

计算机组成原理知识点总结第一章一、数字计算机的五大部件（硬件）及各自主要功能（P6）计算机硬件组成：存储器、运算器、控制器、输入设备、输出设备。

1、存储器（主存）主要功能：保存原始数据和解题步骤。

包括：内存储器（CPU 直接访问），外存储器。

2、运算器主要功能：进行算术、逻辑运算。

3、控制器主要功能：从内存中取出解题步骤（程序）分析，执行操作。

包括：计算程序和指令（指令由操作码和地址码组成）。

4、输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式。

5、输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。

注：1、冯诺依曼结构：存储程序并按地址顺序执行。

2、中央处理器（CPU）：运算器和处理器的结合。

3、指令流：取指周期中从内存读出的信息流，流向控制器。

数据流：在执行器周期中从内存读出的信息流，由内存流向运算器。

二、数字计算机的软件及各自主要功能（P11）1、系统软件：包括服务性程序、语言程序、操作程序、数据库管理系统。

2、应用程序：用户利用计算机来解决某些问题而设计。

三、计算机的性能指标。

1、吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。

2、响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。

3、利用率：在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分比表示。

4、处理机字长：常称机器字长，指处理机运算中一次能够完成二进制运算的位数，如32位机、64位机。

5、总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数。

6、存储器容量：存储器中所有存储单元（通常是字节）的总数目，通常用KB、MB、GB、TB来表示。

7、存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用B/s（字节/秒）表示。

8、主频/时钟周期：CPU的工作节拍受主时钟控制，按照规定在某个时间段做什么（从什么时候开始、多长时间完成），主时钟不断产生固定频率的时钟信号。

【计算机组成原理】存储系统存储器的层次和结构从不同⾓度对存储器进⾏分类：1.按在计算机中的作⽤（层次）分类 （1）主存储器。

简称主存，⼜称内存储器（内存），⽤来存放计算机运⾏期间所需的⼤量程序和数据，CPU 可以直接随机地对其进⾏访问，也可以和告诉缓冲存储器（Cache）及辅助存储器交换数据，其特点是容量较⼩、存取速度较快、单位价格较⾼。

（2）辅助存储器。

简称辅存，⼜称外存储器（外存），是主存储器的后援存储器，⽤来存放当前暂时不⽤的程序和数据，以及⼀些需要永久性保存的信息，它不能与CPU 直接交换信息。

其特点是容量极⼤、存取速度较慢、单位成本低。

（3）⾼速缓冲存储器。

简称 Cache，位于主存和 CPU 之间，⽤来存放正在执⾏的程序段和数据，以便 CPU 能⾼速地使⽤它们。

Cache 地存取速度可与 CPU 的速度匹配，但存储容量⼩、价格⾼。

⽬前的⾼档计算机通常将它们制作在 CPU 中。

2.按存储介质分类 按存储介质，存储器可分为磁表⾯存储器（磁盘、磁带）、磁芯存储器、半导体存储器（MOS型存储器、双极型存储器）和光存储器（光盘）。

3.按存取⽅式分类 （1）随机存储器（RAM）。

存储器的任何⼀个存储单元的内容都可以随机存取，⽽且存取时间与存储单元的物理位置⽆关。

其优点是读写⽅便、使⽤灵活，主要⽤作主存或⾼速缓冲存储器。

RAM ⼜分为静态 RAM （以触发器原理寄存信息，SRAM）和动态 RAM（以电容充电原理寄存信息，DRAM）。

（2）只读存储器（ROM）。

存储器的内容只能随机读出⽽不能写⼊。

信息⼀旦写⼊存储器就固定不变，即使断电，内容也不会丢失。

因此，通常⽤它存放固定不变的程序、常数和汉字字库，甚⾄⽤于操作系统的固化。

它与随机存储器可共同作为主存的⼀部分，统⼀构成主存的地址域。

由ROM 派⽣出的存储器也包含可反复重写的类型，ROM 与RAM 的存取⽅式均为随机存取。

⼴义上的只读存储器已可已可通过电擦除等⽅式进⾏写⼊，其“只读”的概念没有保留，但仍然保留了断电内容保留、随机读取特性，但其写⼊速度⽐读取速度慢得多。

计算机组成原理（考研期末）知识点总结(一)存储系统1.存储器的基本概念●分类●作用（层次）：CACHE 主存辅存●存储介质：磁半导体光●存取方式●随机存取：RAM ROM●串行访问●顺序存取：磁带●直接存取：磁盘●信息可保存性－－易失性破坏性读出非●性能指标●存储容量字●单位成本每位成本●存储速度（数据传输率主存带宽）●层次化结构●Cache－主存层次：硬件实现，解决速度不匹配问题●主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统2.半导体存储器●存储器芯片的基本结构●译码驱动电路(译码器：扩充容量)●存储矩阵●读写电路●地址线，数据线，片选线，读写控制线●半导体存储器RAM（易失性存储器）●SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存●DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAM●DRAM的刷新：集中刷新，分散刷新，●异步刷新●不需要CPU控制●行为单位，仅需要行地址●存储器中所有芯片同时刷新●RAM的读写周期●ROM（非易失性存储器）●特点：结构简单，位密度比RAM高，非易失性，可靠性高●类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD3.存储器与CPU的协同工作（提高存储系统的工作速度）●主存与CPU的连接●字扩展●位扩展●线选法●译码片选法●译码器的使用●分析地址空间●字位同时扩展●选择存储器芯片●与CPU进行连接●双口RAM和多模块存储器●多模块存储器●单体多字●多体并行●低位交叉编址●高位交叉编址●双端口RAM●高速缓冲存储器●CACHE局部性原理和性能分析●局部性原理●空间局部性●时间局部性●性能分析●命中率和失效率●CACHE----主存体系的平均访问时间●CACHE工作原理●地址映射方式●全相联●直接相联●组相联●替换算法●RAND随机●FIFO先入先出●LRU最近最少使用●LFU最不经常使用●写策略●命中●全写法●写回法●不命中●写分配法●非写分配法●虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）●基本概念：虚地址（逻辑地址）映射到实地址（物理地址）●解决问题：进程并发问题和内存不够用问题●类型●页式●段式●段页式●虚实地址转换（提高速度）●快表TLB●慢表Page(二)指令系统1.指令格式●操作码和地址码组成一条指令●操作码●定长操作码和扩展操作码●操作码类型2.指令寻址方式●指令寻址（通过PC）●顺序寻址●跳跃寻址●数据寻址●隐含寻址●立即寻址：给寄存器赋初值●直接寻址●间接寻址：扩大寻址范围，便于编制程序●寄存器寻址：指令执行速度更快●寄存器间接寻址●偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址●堆栈寻址3.CISC和RISC●CISC复杂指令系统计算机（用微程序控制器）●更多更复杂，一般为微程序控制，用于计算机系统●RISC精简指令系统计算机（用硬布线控制器）●指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机(三)中央处理器1.CPU的功能和基本结构●CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理●运算器●功能：对数据进行加工●基本结构：●算术逻辑单元ALU●暂存寄存器●通用寄存器组●累加寄存器ACC●程序状态字寄存器PSW●移位器，计数器●控制器●功能：取指令，分析指令，执行指令●控制器的基本结构●程序计数器PC●指令寄存器IR●指令译码器，时序系统，微操作信号发生器●存储器地址寄存器MAR●存储器数据寄存器MDR●数据通路的基本结构●专用通路●内部总线2.指令执行过程●指令周期●构成：机器周期、CPU周期——CPU时钟周期、节拍●类型：取指周期，间址周期，执行周期，中短周期●标志触发器FE,IND,EX,INT：区别工作周期●数据流●取指周期：根据PC取出指令代码存放在IR●间址周期：根据IR中指令地址码取出操作数的有效地址●执行周期：根据指令字的操作码和操作数进行相应操作●中断周期：保存断点，送中断向量，处理中断请求●执行方案●单指令周期：串行，指令相同执行时间●多指令周期：串行，指令不同执行时间●流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理3.数据通路的功能和基本结构（连接路径）●CPU内部总线●单总线●多总线●专用数据通路：多路选择器和三态门●了解各阶段微操作序列和控制信号4.控制器的功能和工作原理●控制器的结构和功能●计算机硬件系统连接关系●控制器的功能：取指令，分析指令，执行指令●控制器的输入和输出●硬布线控制器●硬布线控制单元图：组合逻辑电路+触发器●设计步骤（了解）●分析每个阶段的微操作序列●选择CPU的控制方式●安排微操作序列●电路设计●微程序控制器●基本结构●微地址形成部件●微地址寄存器CMAR●控制存储器CM●微指令寄存器CMDR●微指令的格式●水平型：并行操作●字段直接编码方式●直接编码方式●字段间接编码方式●垂直型：类似机器指令●微指令的地址形成方式●下地址字段指出：断定方式●根据机器指令的操作码形成●基本概念●微命令和微操作●微指令和微周期●主存储器和控制存储器●程序和微程序●寄存器：MAR和CMAR，IR和CMDR●硬布线和微程序的比较（微操作控制信号的实现形式）5.指令流水线●指令流水线的概念●指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行●表示方法●指令流程图：分析影响流水线的因素●时空图：分析性能●性能指标●吞吐率TP●加速比S●效率E●影响流水线的因素●结构相关（资源冲突）●数据相关（数据冲突）●控制相关（控制冲突）●流水线的分类●按使用级别：部件功能级，处理机级，处理机间●按完成功能：单功能，多功能●按连接方式：动态，静态●按有无反馈信号：线性，非线性●多发技术●超标量流水线技术●超流水线技术●超长指令字技术(四)总线1.总线概念和分类●定义：一组能为多个部件分时共享的公共信息传送线路●分类●按数据传输格式●串行，并行●按功能●片内总线●系统总线●数据总线，地址总线，控制总线●通信总线●按时序控制方式●同步，异步●总线结构●单总线结构——系统总线●双总线结构（通道）●主存总线●IO总线●三总线结构●主存总线●IO总线●DMA总线2.总线的性能指标●总线传输周期（总线周期）●总线带宽●总线宽度（位宽）●总线复用：一种信号线传输不同信息3.总线仲裁●集中仲裁方式●链式查询方式●计数器定时查询方式●独立请求方式●分布仲裁方式4.总线操作和定时●总线传输的四个阶段●申请分配阶段●传输请求●总线仲裁●寻址阶段●传输阶段●结束阶段●定时●同步定时方式（同步通信）●异步定时方式（异步通信）●不互锁●半互锁●全互锁●半同步通信●分离式通信5.总线标准(五)IO系统1.IO系统基本概念●演变过程●早期：分散连接，CUP与IO串行，程序查询方式●接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式●具有IO通信结构的阶段●具有IO处理机的阶段●IO系统的基本组成●IO软件——IO指令和通道指令●IO硬件——外设，设备控制器和接口，IO总线等●IO方式简介●程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）●程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）●DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）●通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）2.外部设备●输入设备——键盘，鼠标●输出设备●显示器●分类●阴极射线管（CRT）●液晶（LCD）●发光二极管（LED）●参数●屏幕大小，分辨率，灰度级，刷新频率●显示存储器（VRAM）●容量=分辨率*灰度级位数●带宽=容量*帧频●打印机●外存储器●磁盘存储器●组成●存储区域：磁头，柱面，扇区●硬盘存储器：磁盘驱动器，磁盘控制器，盘片●工作过程：寻址，读盘，写盘对应的控制字，串行读写●性能指标●容量●记录密度●平均存取时间●数据传输率●磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性●光盘存储器●固态硬盘SSD——采用FLASH Memory记录数据3.IO接口●主要功能●设备选址功能：地址译码和设备选择●传送命令●传送数据：实现数据缓冲和格式转换●反应IO设备的工作状态●基本结构●设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路●内部接口和外部接口●编址●统一编址——与存储器共用地址，用访存命令访问IO设备●独立编址：单独使用一套地址，有专门的IO指令●分类●数据传送方式：并行接口，串行接口●主机访问IO设备的控制方式●程序查询接口●中断接口●DMA接口●功能选择的灵活性●可编程接口●不可编程接口4.IO方式●程序查询方式：CPU与IO串行工作，鼠标，键盘●程序中断方式●中断系统●中断的基本概念●工作流程●中断请求●分类●中断请求标记触发器INTR●中断响应●中断响应的条件●中断判优●软件：查询程序●硬件：排队器●优先级的设置●中断处理●中断隐指令●关中断●保存断点PC●引出中断服务程序●中断服务程序●单重中断与多重中断●中断服务程序的具体步骤●中断屏蔽技术●屏蔽字●程序执行轨迹●程序中断方式●工作流程●CPU占用情况●中断响应（隐指令）●中断服务程序●DMA方式●DMA控制器●组成●主存地址计数器：存放要交换数据的主存地址●传送长度计数器：记录传送数据的长度●数据缓冲寄存器：暂存每次传送的数据●DMA请求触发器：设备准备好数据后将其置位●控制/状态逻辑：由控制和时序电路及状态标志组成●中断机构：数据传送完毕后触发中断机构，提出中断请求●主要功能●传送前：接受外设的DMA请求，向CPU发出总线请求，接管总线控制权●传送时：管理总线，控制数据传送，确定主存单元地址及长度，能自动修改对应参数●传送后: 向CPU报告DMA操作的结束●传送过程●预处理：CPU完成寄存器初值设置等准备工作●数据传送：CPU继续执行主程序，DMA控制器完成数据传送●后处理：CPU执行中断服务程序做DMA结束处理。

计算机组成原理中的存储器与寄存器计算机组成原理是计算机科学和工程领域中的基础课程，它涉及到计算机的各个组成部分以及它们之间的工作原理。

存储器和寄存器是计算机重要的组成部分，它们在数据存储和数据传输方面起到了至关重要的作用。

本文将深入探讨计算机组成原理中的存储器与寄存器。

一、存储器存储器是计算机用于存储和访问数据的物理组件。

它由一组存储单元组成，每个存储单元可以存储一个固定大小的数据。

存储器根据其访问方式可以分为随机存储器（RAM）和只读存储器（ROM）。

1. 随机存储器（RAM）随机存储器是计算机中最常用的存储器类型之一。

它具有随机访问的能力，即可以直接访问任何存储单元。

RAM是易失性存储器，当计算机断电时，其中的数据将会丢失。

它主要用于存储临时数据和程序指令。

2. 只读存储器（ROM）只读存储器是一种不可更改的存储器，其中的数据在计算机断电时依然保持不变。

ROM常用于存储计算机的固件和启动程序等无需修改的数据。

与RAM不同，ROM无法直接修改其中的数据，因此被称为只读存储器。

二、寄存器寄存器是计算机中最快速的存储器，它被用于执行计算和数据传输等临时性操作。

寄存器具有很高的读取和写入速度，但其容量较小。

计算机中的寄存器包括通用寄存器、特殊寄存器和程序计数器等。

1. 通用寄存器通用寄存器是一类用于存储操作数和计算结果的寄存器。

它们具有固定的位数，通常为32位或64位。

通用寄存器可以存储整数、浮点数和指针等不同类型的数据。

在计算机执行程序时，通用寄存器被广泛用于数据的传递和临时存储。

2. 特殊寄存器特殊寄存器包括程序计数器（PC）、指令寄存器（IR）和状态寄存器等。

程序计数器用于存储下一条要执行的指令地址，指令寄存器用于存储当前正在执行的指令，而状态寄存器用于存储计算机的运行状态信息，如标志位等。

三、存储器与寄存器的作用和区别存储器和寄存器在计算机中起着不同的作用。

1. 存储器的作用存储器主要用于存储程序和数据，可以实现数据的长期保存。

计算机原理存储器
计算机原理中，存储器是指计算机用来存储数据和程序的部件。

存储器一般分为内存和外存两种类型。

内存是计算机中用于存储当前运行程序和数据的存储器。

它分为主存和辅存两部分。

主存是计算机中最主要的存储器，由半导体存储芯片构成，通常包括随机访问存储器（RAM）和只
读存储器（ROM）。

RAM具有读写功能，用于临时存储运行
程序和数据，数据可以快速读取和写入。

而ROM是只读存储器，其中的数据是固化的，无法进行修改。

主存的容量通常较小，但速度快。

外存主要是指硬盘、光盘等可以作为辅助存储器使用的设备。

相比主存，外存容量大，但速度较慢。

外存被用于长期存储程序和数据，能够持久保存。

计算机在运行过程中，通常需要将外存中的数据加载到主存中进行操作。

存储器在计算机中起到了至关重要的作用，它直接影响到计算机的性能和数据的处理速度。

不同类型的存储器在容量、速度和价格等方面有所差异，计算机系统需要根据不同的需求来选择合适的存储器组合。

计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。

二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。

存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。

本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。

随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。

存储器的读写操作是通过地址总线、数据总线和控制总线来完成的。

地址总线用于传输存储单元的地址，数据总线用于传输数据，控制总线用于传输控制信号。

三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，接上电源。

2. 编写程序编写程序，实现对AT24C02存储器的读写操作。

程序中需要设置存储器的地址和数据，以及读写操作的控制信号。

3. 烧录程序将编写好的程序烧录到STC89C52单片机中。

4. 运行程序运行程序，观察存储器的读写操作是否正确。

五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。

在程序中设置了存储器的地址和数据，通过控制信号实现了读写操作。

在读操作中，我们可以看到存储器中的数据被正确地读出；在写操作中，我们可以看到存储器中的数据被正确地写入。

六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。

同时，我们也学会了如何使用单片机来控制存储器的读写操作。

这对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。

第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。

一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。

这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。

由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。

(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。

另一方面，存储器的存取速度又取决于这种物理状态的改变速度。

目前使用的存储介质主要是半导体器件和磁性材料。

用半导体器件组成的存储器称为半导体存储器。

用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。

(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。

半导体存储器是随机存储器。

如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。

如磁带存储器就是顺序存储器，它的存取周期较长。

磁盘存储器是半顺序存储器。

(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。

既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。

(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。

断电后仍能保存信息的存储器，称为永久性记忆的存储器。

磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。

主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。

计算机组成原理_存储器1. 存储器的分类2. 存储器的层次结构⼀般来说，存储器的速度越快，价格越昂贵，相应的容量越⼩。

存储器的层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上。

① CPU和缓存、主存能够直接交换信息；②缓存能直接和CPU、主存交换信息；③主存可以和CPU、缓存、辅存直接交换信息；④辅存只能和主存直接交换信息。

缓存-主存层次主要解决CPU与主存速度不匹配的问题。

由于缓存的速度⽐主存的速度⾼，只要将CPU近期要⽤到的信息调⼊缓存，CPU就可以直接从缓存中获取信息，从⽽提⾼了访存速度。

主存-辅存层次主要解决存储系统的容量问题。

辅存的速度很低，不能直接与CPU进⾏信息交换，但其容量很⼤，可以⽤来存放⼤量暂时不需要信息。

缓存、主存、辅存的关系。

缓存、主存、辅存为当前计算机的三级存储系统，CPU⾸先访问速度最快的缓存Cache，⽽缓存中的数据由主存提供，称缓存中的数据为主存中数据的映射，主存中的数据是由速度最慢的辅存中获得的。

采⽤三级存储系统后，可以⼤⼤提⾼CPU⼯作效率。

3. 存储器的主要技术指标存储容量存储容量是指存储器中能存放⼆进制代码的总位数。

存储容量 = 存储单元个数 × 存储字长（单位为bit）存储容量 = 存储单元个数 × 存储字长 / 8 （单位为Byte）若MDR的位数为n，MAR的位数为m，则最⼤存储容量为 2^n × m存储速度存储速度是由存取时间和存取周期来表⽰的。

存取时间是指启动⼀次存储器读/写操作到完成该操作所需的全部时间。

存储周期是指存储器进⾏连续两次独⽴的存储器操作所需的最⼩时间间隔。

通常存取周期⼤于存取时间，存取周期 = 存取时间 +恢复时间存储器带宽存储器带宽指单位时间内存取的信息量，单位可以是Byte/s，bit/s等。

存储器的带宽决定了以存储器为中⼼的机器获得信息的速率。

4. 存储器的扩展由于单⽚存储芯⽚的容量总是有限的，很难满⾜实际的需要，因此必须将若⼲存储芯⽚连在⼀起，以扩展存储容量。

第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答：主存：主存储器，用于存放正在执行的程序和数据。

CPU可以直接进行随机读写，访问速度较高。

辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。

Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。

RAM：半导体随机存取存储器，主要用作计算机中的主存。

SRAM：静态半导体随机存取存储器。

DRAM：动态半导体随机存取存储器。

ROM：掩膜式半导体只读存储器。

由芯片制造商在制造时写入内容，以后只能读出而不能写入。

PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。

EPROM：紫外线擦写可编程只读存储器。

需要修改内容时，现将其全部内容擦除，然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM：电擦写可编程只读存储器。

CDROM：只读型光盘。

Flash Memory：闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。

答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

第三章 存储器及存储系统3.1 存储器概述3.1.1存储器分类半导体存储器 集成度高 体积小 价格便宜 易维护 速度快 容量大 体积大 速度慢 比半导体容量大 数据不易丢失按照 存储 介质 分类磁表面存储器激光存储器随机存储器 主要为高速缓冲存储器和主存储器 存取时间与存储元的物理位置无关 (RAM)按照 存取 方式 分类串行访问存 储器 SAS 只读存储器 (ROM)存取时间与存储元的物理位置有关 顺序存取器 磁带 直接存储器 磁盘 只能读 不能写 掩模ROM: 生产厂家写可编程ROM(PROM): 用户自己写 可擦除可编程ROM EPROM :易失性半导体读/写存储器按照 可保 存性 分类存储器非易失性 存储器包括磁性材料半导体ROM半导体EEPROM主存储器按照 作用 分类辅助存储器缓冲存储器 控制存储器3.1.23级结构存储器的分级结构Cache 高速缓冲 存储器 主 存 主机 外 存1 高速缓 冲存储器 2 主存 3 外存CPU 寄 存 器3.2主存储器3.2.1 主存储器的技术指标1 存储容量 字存储单元 字节存储单元 2 存取时间 字地址 字节地址访问 写操作/读操作从存储器接收到访问命令后到从存 储器读出/写 入所需的时间 用TA表示 取决于介质的物理特性 和访问类型 3 存取周期 完成一次完整的存取所需要的时间用TM表示 TM > TA, 控制线路的稳定需要时间 有时还需要重写3.2.2 主存储器的基本结构地 址 译 码 器地址 CPUn位2n位存储体 主存 m位 数据寄存器 m位 CPUR/W CPU 控制线路3.2.3 主存储器的基本操作地址总线k位MAR数据总线n位主存容量 2K字 字长n位MDRCPUread write MAC 控制总线主存3.3半导体存储芯片工 艺速度很快 功耗大 容量小 PMOS 功耗小 容量大 电路结构 NMOS 静态MOS除外 MOS型 CMOS 静态MOS 工作方式 动态MOS 静态存储器SRAM 双极型 静态MOS型 双极型依靠双稳态电路内部交叉反馈的机制存储信息TTL型 ECL型存储 信息 原理动态存储器DRAM 动态MOS型功耗较小,容量大,速度较快,作主存3.3.1 静态MOS存储单元与存储芯片1.六管单元 1 组成T1 T2 工作管 T2 T4 负载管 T5 T6 T7 T8 控制管 XY字线 选择存储单元 T7 WY地址译码线 X地址 译码线Vcc T3 T4 A T1 T2 T8 W B T6T5WW 位线完成读/写操作2 定义 “0” T1导通 T2截止“1” T1截止 T2导通X地址 译码线Vcc T3 T4 A T1 T7 T2 T8Y地址译码线3 工作 XY 加高电平 T5 T6 T7 T8 导通 选中该 单元T5T6 BWW写入 在W W上分别读出 根据W W上有 加高 低电平 写1/0 无电流 读1/04保持XY 加低电平 只要电源正常 保证向导通管提供电流 便能维 持一管导通 另一管截止的状态不变 称静态2.静态MOS存储器的组成1 存储体 2 地址译码器 3 驱动器 4 片选/读写控制电路存储器外部信号引线D0 A0传送存储单元内容 根数与单元数据位数相同 9地址线 选择芯片内部一个存储单元 根数由存储器容量决定7数据线CS片选线 选择存储器芯片 当CS信号无效 其他信号线不起作用 R/W(OE/WE)读写允许线 打开数据通道 决定数据的传送方向和传 送时刻例.SRAM芯片2114 1K 4位Vcc A7 A8 A9 D0 D1 D2 D3 WE1外特性18 12114 1K 410 9地址端 数据端A9 A0 入 D3 D0 入/出 片选CS = 0 选中芯片 控制端 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源 地线A6 A5 A4 A3 A0 A1 A2 CS GND2内部寻址逻辑寻址空间1K 存储矩阵分为4个位平面 每面1K 1位 每面矩阵排成64行 16列 64 16 64 16 6 行 位 行 译 X0 地 1K 1K 码址 X63 X63 Y0 Y1564 161K64 161K列译码 4位列地址两 级 译 码一级 地址译码 选择字线 位线 二级 一根字线和一组位线交叉 选 择一位单元W W W WXi读/写线路 Yi存储器内部为双向地址译码 以节省内部 引线和驱动器 如 1K容量存储器 有10根地址线 单向译码需要1024根译码输出线和驱动器双向译码 X Y方向各为32根译码输出线和 驱动器 总共需要64根译码线和64个驱动器3.3.2 动态MOS存储单元与存储芯片1.四管单元 1 组成T1 T2 记忆管 C1 C2 柵极电容 T3 T4 控制门管W T3 T1C1 C2W A B T2 T4字线 W W 位线 Z 2 定义 “0” T1导通 T2截止 C1有电荷 C2无电荷 “1” T1截止 T2导通 C1无电荷 C2有电荷 3 工作 Z 加高电平 T3 T4导通 选中该单元Z写入 在W W上分别加高 低电平 写1/0 读出 W W先预 充电至高电平 断开充电回路 再根据W W上有 无电流 读1/0 W T3 T1C1 C2T4 T2W4保持Z 加低电平 需定期向电容补充电荷 动态刷新 称动态 四管单元是非破坏性读出 读出过程即实现刷新Z2.单管单元 C 记忆单元 T 控制门管 1 组成Z 字线 W 位线 W T Z C2定义“0” C无电荷 电平V0 低 “1” C有电荷 电平V1 高3工作写入 Z加高电平 T导通 读出 W先预充电 断开充电回路 Z加高电平 T导通 根据W线电位的变化 读1/0 4 保持 Z 加低电平 单管单元是破坏性读出 读出后需重写3.存储芯片例.DRAM芯片2164 64K 1位 外特性GND CAS Do A6 16 1 A3 A4 A5 A7 9 82164 64K 1空闲/刷新 Di WE RAS A0 A2 A1 VccA7—A0 入 分时复用 提供16位地址 数据端 Di 入 Do 出 = 0 写 写使能WE 高8位地址 = 1 读 控制端 行地址选通RAS =0时A7—A0为行地址 片选 列地址选通CAS =0时A7—A0为列地址 电源 地线 低8位地址 1脚未用 或在新型号中用于片内自动刷新 地址端动态存储器的刷新1.刷新定义和原因 定期向电容补充电荷 刷新动态存储器依靠电容电荷存储信息 平时无电源 供电 时间一长电容电荷会泄放 需定期向电容 补充电荷 以保持信息不变 注意刷新与重写的区别 破坏性读出后重写 以恢复原来的信息 非破坏性读出的动态M 需补充电荷以保持原来的 信息2.最大刷新间隔 2ms 3.刷新方法各动态芯片可同时刷新 片内按行刷新 刷新一行所用的时间 刷新周期 存取周期4.刷新周期的安排方式 1 集中刷新 2ms内集中安排所有刷新周期R/W R/W50ns刷新 刷新 2ms 死区用在实时要 求不高的场 合2分散刷新用在低速系 统中各刷新周期分散安排在存取周期中 R/W 刷新 R/W 刷新100ns3异步刷新 各刷新周期分散安排在2ms内 每隔一段时间刷新一行每隔15.6微秒提一次刷新请求 刷新一行 2毫秒内刷新完所有 15.6 微秒 行例. 2ms 128行R/W R/W 刷新 R/W R/W 刷新 R/W 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 DMA请求 DMA请求用在大多数计算机中3.3 只读存储器1掩模式只读存储器 MROM采用MOS管的1024 8位的结构图 UDDA0 A1 A90 地 址 译 1 码 驱 动 1023 器读出放大器读出放大器cs D7D0D12可编程读存储器 PROM用户可进行一次编程 存储单元电路由熔丝 相连 当加入写脉冲 某些存储单元熔丝熔 断 信息永久写入 不可再次改写3.EPROM 可擦除PROM用户可以多次编程 编程加写脉冲后 某些存 储单元的PN结表面形成浮动栅 阻挡通路 实 现信息写入 用紫外线照射可驱散浮动栅 原 有信息全部擦除 便可再次改写4.EEPROM 可电擦除PROM 既可全片擦除也可字节擦除 可在线擦除信息 又能失电保存信息 具备RAM ROM的优点 但写 入时间较长 .NOVRAM 不挥发随机存取存储器 实时性好 可以组成固态大容量存储装置 Flash Memor 闪存 集成度和价格接近EPROM,按块进行擦除 比普 通硬盘快的多3.4 主存储器组织存储器与微型机三总线的连接 1 数据线D0 2 地址线A0 3.片选线CS 连接地址总线高位ABN+1 4 读写线OE WE(R/W) 连接读写控制线RD WR微型机n nDB0 AB0Nn连接数据总线DB0ND0 A0 CSnNN连接地址总线低位AB0ABN+1 R/ WR/ W 存储器1存储器芯片的扩充用多片存储器芯片组成微型计算机系统所要求的存储器系统 要求扩充后的存储器系统引出线符合微型计算机 机的总线结构要求 一.扩充存储器位数 例1用2K 1位存储器芯片组成 2K 8位存储器系统 例2用2K 8位存储器芯片组成2K 16位存储器系统例1用2K 1位存储器芯片组成 2K 8位存储器系统当地址片选和读写信号有效 可并行存取8位信息例2用2K 8位存储器芯片组成2K 16位存储器系统D0D8715D0 R/W CE A0107R/W CE A010D0 R/W CE A0107地址片选和读写引线并联后引出 数据线并列引出二.扩充存储器容量字扩展法例用1K 4位存储器芯片组成4K 8位存储器系统存储器与单片机的连接存储器与微型机三总线 的一般连接方法和存储器 读写时序 1.数据总线与地址总线 为两组独立总线AB0 DB0NDB0 AB0n ND0 A0 CSn NABN+1 R/ W 微型机 地址输出 数据有效采 样 数 据R/ W 存储器nR/W2.微型机复用总线结构 数据与地址分时共用一 组总线AD0nD0Di Qi G 地址 锁存器nA0nALE R/W 单片机R/W 存储器ALE锁 存地 址 数据 有效 采 样 数 据 地址 输出 存锁 址地AD0n地址 输出数据 有效 采 样数 据R/W半导体存储器逻辑设计需解决 芯片的选用 地址分配与片选逻辑 信号线的连接例1.用2114 1K 4 SRAM芯片组成容量为4K 8的存储 器 地址总线A15 A0 低 ,双向数据总线D7 D0 低 ,读/写信号线R/W 1.计算芯片数 1 先扩展位数 再扩展单元数 2片1K 4 1K 8 8片 4组1K 8 4K 82 先扩展单元数 再扩展位数4片1K 4 4K 4 4K 8 2组4K 4 2.地址分配与片选逻辑存储器寻址逻辑8片芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑 由哪几位地址形成芯 片选择逻辑 以便寻 找芯片为芯片分配哪几位地址 以便寻找片内的存储单元 存储空间分配4KB存储器在16位地址空间 64KB 中占据 任意连续区间芯片地址 任意值 片选 A15…A12A11A10A9……A0 0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 164KB1K 1K 1K 1K 4 4 4 4 1K 1K 1K 1K 4 4 4 44KB需12位地址 寻址 A11— A0低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 1K A9 A0 CS0 A11A10 A11A10 1K A9 A0 CS1 A11A10 1K A9 A0 CS2 1K A9 A0 CS3 A11A103.连接方式1 扩展位数 2 扩展单元数 4 形成片选逻辑电路D7~D4 D3~D0 4 4 4 1K 4 4 R/W 1K 4 4 4 1K 4 4 4 1K 4 43 连接控制线1K 4 A9~A0 CS0 10 CS11K 4 10 CS21K 4 10 CS31K 4 10A11A10A11A10A11A10A11A10例2.某半导体存储器 按字节编址 其中 0000H 07FFH为ROM区 选用EPROM芯片 2KB/片 0800H 13FFH为RAM区 选用RAM芯片 2KB/片和1KB/片 地址总线A1 A0 低 给出地址分配和片选逻辑1.计算容量和芯片数ROM区 2KBRAM区 3KB2.地址分配与片选逻辑 存储空间分配 先安排大容量芯片 放地址低端 再安排小容量芯片便于拟定片选逻辑64KBA15A14A13A12A11A10A9…A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 …… 0 …… 1 …… 0 …… 1 0 … 0 1 … 12K 2K 1KROM 5KB 需13 位地 RAM 址寻 址低位地址分配给芯片 高位地址形成片选逻辑 芯片 芯片地址 片选信号 片选逻辑 2K A10 A0 CS0 A12A11 2K A10 A0 CS1 A12A11 1K A9 A0 CS2 A12A11 A10 A15A14A13为全03.4.2 高速缓冲存储器。