数字电路实验四(1)

1

数字逻辑电路

实验报告

指导老师:

班 级:

学 号:

姓 名：

时 间：

第一次试验

一、 实验名称：组合逻辑电路设计

2 二、 试验目的：

1、 掌握组合逻辑电路的功能测试。

2、 验证半加器和全加器的逻辑功能。

3、 、学会二进制数的运算规律。

三、 试验所用的器件和组件：

二输入四“与非”门组件3片，型号74LS00

四输入二“与非”门组件1片，型号74LS20

二输入四“异或”门组件1片，型号74LS86

四、 实验设计方案及逻辑图：

1、设计一位全加/全减法器，如图所示：

电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。

（1） 输入/输出观察表如下：

输 入 输 出

A B Cin 加法（M=0） 减法（M=1）

S Co S Co

0 0 0 0 0 0 0

0 0 1 1 0 1 1

0 1 0 1 0 1 1

0 1 1 0 1 0 1

1 0 0 1 0 1 0

1 0 1 0 1 0 0

1 1 0 0 1 0 0

1 1 1 1 1 1 1

（2）求逻辑函数的最简表达式

函数S的卡诺图如下： 函数Co的卡诺如下：

化简后函数S的最简表达式为：

Co的最简表达式为：

3 （3）逻辑电路图如下所示：

2、舍入与检测电路的设计：

用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示：

1 / 13 北京科技大学实验报告

学院： 高等工程师学院 专业： 自动化（卓越计划） 班级：自E181

姓名： 杨威 学号： 41818074 实验日期：2020 年5月26日

一、实验名称： 集成计数器及其应用 1、实验内容与要求 （1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计； （2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器； 2、实验相关知识与原理 （1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。 引脚图

功能表

2 / 13 其中X代表任意状态，。 3、10进制计数器 （1）实验设计 1）确定输入/输出变量 输入变量：时钟信号CLK、复位信号CLRN； 输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG 2）计数范围：0000-1001 3）预置数值：0000 4）置数控制端LDN：计数到1001时输出低电平 5）进位输出RCO：计数到1001时输出高电平 画出如下状态转换表： CP QDQCQBQA 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 7 1000 9 1001 10 0000 （2）原理图截图 3 / 13 （3）实验仿真 仿真波形如下

功能验证表格 CLRN

QD QC QB QA RCO 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 4 / 13 1 1 0 0 1 1 1 0 0 0 0 0 4、60进制秒计数器 （1）实验设计 1）确定输入/输出变量 输入变量：时钟信号CLK、复位信号CLRN； 输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO 2）计数范围：0000 0000-0101 1001 3）预置数值：0000 0000 4）置数控制端LDN1（个位）：计数到0101 1001时输出低电平 5）清零端CLRN2（十位）：计数到0110时输出低电平 6）ENT：个位计数到1001时输出高电平 7）进位输出RCO：计数到1001时输出高电平 画出如下状态转换表 CP QD2QC2 QB2QA2 QD1QC1 QB1QA1 CP QD2QC2 QB2QA2 QD1QC1 QB1QA1 CP QD2QC2 QB2QA2 QD1QC1 QB1QA1 0 0000 0000 20 0010 0000 40 0100 0000 1 0000 0001 21 0010 0001 41 0100 0001 2 0000 0010 22 0010 0010 42 0100 0010 3 0000 0011 23 0010 0011 43 0100 0011 4 0000 0100 24 0010 0100 44 0100 0100 5 0000 0101 25 0010 0101 45 0100 0101 6 0000 0110 26 0010 0110 46 0100 0110 7 0000 0111 27 0010 0111 47 0100 0111 8 0000 1000 28 0010 1000 48 0100 1000 9 0000 1001 29 0010 1001 49 0100 1001 10 0001 0000 30 0011 0000 50 0101 0000 11 0001 0001 31 0011 0001 51 0101 0001 12 0001 0010 32 0011 0010 52 0101 0010 13 0001 0011 33 0011 0011 53 0101 0011 14 0001 0100 34 0011 0100 54 0101 0100 5 / 13 15 0001 0101 35 0011 0101 55 0101 0101 16 0001 0110 36 0011 0110 56 0101 0110 17 0001 0111 37 0011 0111 57 0101 0111 18 0001 1000 38 0011 1000 58 0101 1000 19 0001 1001 39 0011 1001 59 0101 1001 60 0000 0000 （2）设计原理图截图

实验四 数据选择器及应用

一、实验目的

（1）掌握采用中规模集成器件设计组合逻辑电路的方法。

（2）掌握数据选择器的工作原理。

（3）测定数据选择器的逻辑功能。

（4）设计并验证用数据选择器实现逻辑函数。

二、预习要求

（1）掌握数据选择器的工作原理。

（2）掌握用数据选择器实现逻辑函数的设计原则。

（3）片选端E起什么作用？E为何值时，选择器正常工作。

（4）如何用卡诺图分离出多余的变量？

三、实验器材

（1）实验仪器：数字电路实验箱、万用表；

（2）实验器件：74LS00、74LS32、74LS153、74LS151；

四、实验原理

以前所讨论的组合电路设计方法常称“四步法”，即列真值表，写出逻辑函数，简化逻辑函数和画逻辑图。一般只在使用小规模集成器件时使用。在中、大规模集成电路出现之后，逻辑设计方法有很大的改变。即可用中规模集成器件设计组合逻辑网络。

1. 数据选择器的工作原理

在数字信息的传输过程中，有时按要求从多路并行传送的数据中选通一路送到唯一的输出线上，形成总线传输。这时要用到数据选择器（多路转换器，可简称为MUX），逻辑符号如图4-1（a）所示。其功能类似于单刀多掷开关，如图4-1（b）所示。

由图4-1（a）看出，数据选择器有n条地址线，2n个输入线，一条输出线。其功能是根据地址线编码从2n个输入信号中选用一个信号输出。即可以把它看成二进制编码的可控开关，由编码控制选通信息，如图4-1（b）所示。

（a）数据选择逻辑符号 （b）单刀多掷开关

图4-1 数据选择器

图4-2是4选1数据选择器。图中1A、0A是地址变量，由地址代码来选择数据通道；0123DDDD是输入信号；F是输出信号；E是使能端或片选端，低电平有效。当E为低电平时，数据选择器正常工作；E为高电平时，数据选择器禁止工作。数据选择器的功能如表4-1所示。

（a）电路 （b）逻辑符号

实验4基本逻辑门电路参数测试

（学生用指导书）

实验项目名称：基本逻辑门电路参数测试

实验学时：2

实验要求：必做

实验类型：操作型

要求：通过对74LS20芯片的低电平输出电源电流ICCL、高电平输出电源电流ICCH、低电平输入电流IiL、高电平输入电流IiH等电参数的测量，掌握主要参数的测试方法；掌握TTL器件的使用规则；熟悉数字电路实验装置的结构，基本功能和使用方法。

重点：逻辑门电路参数测试方法。

难点：直流数字电压表、直流毫安表等工具的使用；元件参数测量。

一、实验目的

1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法；

2、掌握TTL器件的使用规则；

3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。

二、实验原理

本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图4.1 74LS20逻辑框图、逻辑符号及引脚排列图 (a)、(b)、(c)所示。

(b) 74LS20逻辑符号

（a）74LS20逻辑框图

(c) 74LS20引脚排列

图4.1 74LS20逻辑框图、逻辑符号及引脚排列图 1、与非门的逻辑功能

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）

其逻辑表达式为:

2、TTL与非门的主要参数

(1)低电平输出电源电流ICCL和高电平输出电源电流ICCH

与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。 器件的最大功耗为PCCL＝VCC*ICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图4.2 TTL与非门静态参数测试电路图(a)、(b)所示。