多芯片封装技术及其应用-10页文档资料
- 格式：doc
- 大小：133.00 KB
- 文档页数：10
下载文档原格式
合集下载
芯片封装介绍范文
芯片封装介绍范文芯片封装是一种将芯片器件封装在外部包装中的技术过程。
它起到保护芯片免受外界环境影响的作用，同时也为芯片与外部世界进行连接提供了可能。
芯片封装可分为多种形式，如塑封、球栅阵列封装（BGA）、无引线封装（QFN）等。
早期的芯片封装主要采用塑封封装。
塑封封装通过将芯片与塑料基片进行固定连接，然后使用塑料材料进行封装。
塑封封装方式简单、成本较低，适用于低功耗芯片，如逻辑芯片和存储器芯片。
然而，随着集成度的不断提高和功耗的增加，塑封封装的局限性也逐渐暴露出来，如散热不佳、引脚容易受损等。
为解决塑封封装的问题，球栅阵列封装（BGA）应运而生。
BGA封装采用无引线设计，通过在底部安装一个由球形焊球组成的阵列，与印刷电路板焊接在一起。
相较于塑封封装，BGA封装具有更好的热性能和导热性能，能够更好地满足高密度与高功率芯片的需求。
此外，BGA封装的焊点可靠性也较高，能够适应复杂环境和振动应力。
因此，BGA封装逐渐成为高性能芯片封装的主流技术。
除了BGA封装之外，无引线封装（QFN）也是一种常见的芯片封装形式。
与BGA封装类似，QFN封装也采用无引线设计，通过焊接芯片与印刷电路板的底部金属接触面相连接。
与BGA封装相比，QFN封装在尺寸上更加紧凑，适用于小型化和轻量化的应用，如移动设备和无线通信模块。
此外，QFN封装还具有低成本、良好的导热性能和可靠性等优势。
除了上述封装形式，另外还有多种芯片封装技术，如多芯片模块（MCM）、3D封装等。
多芯片模块将多个芯片集成在一个封装中，以实现更高的功能集成和性能。
3D封装则是将多个芯片堆叠在一起，通过垂直连接实现信号传输和功耗管理。
这些封装形式在高端应用领域得到广泛应用，如服务器、网络设备和高性能计算机等。
总之，芯片封装是将芯片器件封装在外部包装中的技术过程，它为芯片提供了物理保护和外部连接的功能。
在不同类型的封装中，塑封封装适用于低功耗芯片，BGA和QFN封装适用于高性能芯片，而MCM和3D封装则适用于高度集成和功能复杂的芯片。
1-10 半导体封装--构造,生产流程评价法(TEG测试单元)
构造，生产流程评价法（TEG芯片）日立超LSI系统股份有限公司堀内整针对半导体器件的开发，应用了TEG（Test Element Group，测试元件组）芯片来评估半导体的结构及组装流程，随着半导体器件日趋高功能化，对其构成材料、组装设备等的开发，使用TEG芯片评价方法显得很重要。
在这里将针对封装器件的开发，对有效的TEG 芯片及其评价方法作一说明。
TEG芯片随着半导体芯片的多引脚、窄小凸点间距化，以及封装件的多引脚、高功能化，所要求的封装技术水平也在提高，从表面贴装向立体SiP（System in Package，系统级封装）极速地发展进化。
另一方面，产品的生命周期在缩短，就迫切要求缩短产品的开发时间，对于封装开发，能否平稳地从产品试做开发向产品生产过渡，是左右产品成败的重要因素。
对于这种状况，与封装技术相关的各种材料、设备、装置、封装器件厂商等，进行产品性能的预前评估、谋求缩短开发周期是很有必要的，以产品为模型作为评价用芯片就是使用的TEG芯片。
TEG芯片的种类大致分为，（1）金（属）线键合，能与倒装芯片连接，是可以用来测试电气连接（Daisy Chain，菊花图形）的芯片，（2）压电电阻，含有发热电阻等器件，可以用来测试组装后的应力、热电阻的芯片。
用这类TEG芯片可以对金（属）线键合、倒装芯片连接等的连接部位的观察、连接部位可靠性评价、封装件构造进行评估。
各种TEG芯片的说明（1）金属线键合，钉头凸点（评价）用TEG芯片通用性高的半导体制品，主要是通过键合（工艺）实现芯片与中间载体相连，为达成多引脚化、芯片小型化的要求，微小间距的键合（工艺）是不可欠缺的。
为应对微小间距技术的提升，如图1所所示，使用了TEG芯片来评价键合状况。
另外，现存的芯片必须加工形成供金线键合技术应用的钉头凸点才可实现倒装芯片封装，因为通用芯片是主流，故必须考虑芯片尺寸和凸点间距等多种多样的产品品种，对金/铝合金层等连接部位的金属间化合物、来自组成材料的污染等的解析和评价是非常重要的。
芯片封装工艺及设备
《微电子封装技术》复习提纲第一章绪论●微电子封装技术的发展特点是什么？发展趋势怎样？（P8、P9）特点：微电子封装向高密度和高I/O引脚数发展，引脚由四边引出向面阵排列发展微电子封装向表面安装式封装（SMP）发展，以适合表面安装技术（SMT）从陶瓷封装向塑料封装发展从注重发展IC芯片向先发展后道封装再发展芯片转移发展趋势：微电子封装具有的I/O引脚数更多微电子封装应具有更高的电性能和热性能微电子封装将更轻，更薄，更小微电子封装将便于安装、使用和返修微电子安装的可靠性会更高微电子封装的性能价格比会更高，而成本却更低，达到物美价廉●微电子封装可以分为哪三个层次（级别）？并简单说明其内容。
（P7）用封装外壳将芯片封装成单芯片组件和多芯片组件的一级封装，将一级封装和其他元器件一同组装到印刷电路板上的二级封装以及再将二级封装插装到母版上的三级封装硅圆片和芯片虽然不作为一个封装层次，但却是微电子封装的出发点和核心。
在IC芯片与各级封装之间，必须通过互连技术将IC芯片焊区与各级封装的焊区连接起来形成功能，也有的将这种芯片互连级称为芯片的零级封装●微电子封装有哪些功能？（P19）电源分配、信号分配、散热通道、机械支撑、环境保护●芯片粘接方法分为哪几类？粘接的介质有何不同（成分）？（P12）Au-Si合金共熔法(共晶型)Pb-Sn合金片焊接法(点锡型)导电胶粘接法(点浆型)；环氧树脂有机树脂基粘接法(点胶型)；高分子化合物●简述共晶型芯片固晶机（粘片机）主要组成部分及其功能。
1 机械传动系统2 运动控制系统3 图像识别（PR）系统4 气动/真空系统5 温控系统机械系统•目标：芯片+框架•组成部分：• 1 框架供送部分进料（框架分离）、送料、出料• 2 芯片供送部分•目标：组成部分：1 送晶装置：晶粒供送2 焊头装置3 顶针装置4 其他：温控、 气动/真空等• 3 点锡/点浆/点胶部分● 和共晶型相比，点浆型芯片固晶机（粘片机）在各组成部分及其功能的主要不同在哪里？点浆工序，进烤箱● 名词解释：取晶、固晶、焊线、塑封、冲筋、点胶取晶：以化学腐蚀的方法将晶粒从封装中取出，以利下一步拍照评估，层次去除或其他分析的进行固晶：将芯片固定在外壳底座中心，常用Au-Sb 合金（对PNP 管）共熔或者导电胶粘接固化法使晶体管的接地极与底座间形成良好的欧姆接触；对IC 芯片，还可以采用环氧树脂粘接固化法；（引脚与金属壳的隔离：玻璃）焊线：在芯片的焊区与接线柱间用热压焊机或超声焊机用Au 丝或Al 丝连接起来；接着将焊好内引线的底座移至干燥箱中操作，并通以惰性气体或N2保护芯片； 封装：最后将管帽套在底座周围的凸缘上，利用电阻熔焊法或环形平行缝焊法将管帽与底座边缘焊牢，达到密封要求。
半导体技术论文
半导体技术论文[摘要]半导体器件封装技术是一种将芯片用绝缘的塑料、陶瓷、金属材料外壳打包的技术。
封装技术对于芯片来说是必须的,也是非常重要的。
[关键词]半导体器件封装技术“半导体器件封装技术”是一种将芯片用绝缘的塑料、陶瓷、金属材料外壳打包的技术。
以大功率晶体三极管为例,实际看到的体积和外观并不是真正的三极管内核的大小和面貌,而是三极管芯片经过封装后的产品。
封装技术对于芯片来说是必须的,也是非常重要的。
因为芯片必须与外界隔离,以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。
另一方面,封装后的芯片也更便于安装和运输。
由于封装技术的好坏直接影响到芯片自身性能的发挥和与之连接的PCB印制电路板的设计和制造,因此它是至关重要。
封装也可以说是指安装半导体芯片用的外壳,它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁――芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件建立连接。
因此,对于大功率器件产品而言,封装技术是非常关键的一环。
半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。
从DIP、SOP、QFP、PGA、BGA到CSP再到SIP,技术指标一代比一代先进。
总体说来,半导体封装经历了三次重大革新:第一次是在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。
高级封装实现封装面积最小化。
一、封装材料封装的基材有陶瓷、金属和塑料三种。
从数量上看,塑料封装占绝大部分,半导体塑料封装用的材料是环氧塑封料,七十年代起源于美国,后发扬光大于日本,现在我国是快速掘起的世界环氧塑封料制造大国。
半导体工艺技术优质课件
7 ➢第六次光刻：接触孔刻蚀；
8
➢金属Al淀积； ➢第七次光刻：生成金属化图形；
课程设计作业一
课程设计作业一
形成N阱
初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷
形成P阱
去掉光刻胶
在N阱区生长厚氧化层，其他区域被氮化硅层保护 而不会被氧化
优点是选择性好、反复性好、生产效率高、 设备简朴、成本低
缺陷是钻蚀严重、对图形旳控制性较差
干法刻蚀
溅射与离子束铣蚀：经过高能惰性气体离子旳物理轰
击作用刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：利用放电产生旳游
离基与材料发生化学反应，形成挥发物，实现刻蚀。选 择性好、对衬底损伤较小，但各向异性较差
➢热氧化生成场氧； ➢氮化硅刻蚀； ➢缓冲层刻蚀； ➢清洗表面； ➢阈值电压调整旳离子注入； ➢栅氧生长；
4
➢CVD淀积N+多晶硅栅； ➢第三次光刻：形成多晶硅图形，定义栅极；
5
➢第四次光刻：打开N+区旳离子注入窗口； ➢磷注入；
5
➢光刻胶掩蔽条； ➢第五次光刻：P+区离子注入；
6
➢光刻胶掩蔽条； ➢CVD淀积SiO2； ➢离子注入退火；
掺杂旳均匀性好 温度低：不大于600℃ 能够精确控制杂质分布 能够注入多种各样旳元素 横向扩展比扩散要小得多。 能够对化合物半导体进行掺杂
离子注入系统旳原理示意图
离子注入到无定形靶中旳高斯分布情况
退火
退火：也叫热处理，集成电路工艺中全部旳 在氮气等不活泼气氛中进行旳热处理过程都 能够称为退火
形成N管源漏区
光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区
LTCC技术技术及其应用
三、 LTCC中的工艺流程
流延 裁片 冲孔 填孔 印刷 叠片 静压 切割 烧结 调阻 测试
目的：将坯料切割成一定尺寸的陶瓷薄片，每一片将成为多层 陶瓷基板的一层。过程中，对流延不良的薄片进行剔除。
切刀
生陶瓷
三、 LTCC中的工艺流程
流延 裁片 冲孔 填孔 印刷 叠片 静压 切割 烧结 调阻 测试
刮刀 浆料 印刷网版
多孔台板 特制纸
真空吸引
三、LTCC中的工艺流程
流延 裁片 冲孔 填孔 印刷 叠片 静压 切割 烧结 调阻 测试
目的：使用丝网印刷方法，将导电浆料或介质材料印刷在陶瓷片上，用 以制作电气互联的导线及印制元器件（电阻、电容、压敏电阻等）。
三、LTCC中的工艺流程
流延 裁片 冲孔 填孔 印刷 叠片 静压 切割 烧结 调阻 测试
LTCC布线材料
对金属材料有如下要求 金属粉的物理性质适于丝网漏印细线和填满通孔； 浆料与基板生片粘合剂的有机体系兼容； 金 属粉末的烧结行为与基板生料的烧结行为匹配， 控制收缩达到好的面间整体性，烧结时的收缩差 异不能造成基板变形； 烧结后的导带有高的电导率 。
LTCC布线材料
方法：激光脉冲加热
三、LTCC中的工艺流程
流延 裁片 冲孔 填孔 印刷 叠片 静压 切割 烧结 调阻 测试
目的：产品加工过程中，对质量进行监察，避免不良品流入下道工序。 主要包括外观检查、电气特性测量、内部结构检查。
方法：光学检测 探针测试 X光检测 自动光学检测系统可检缺陷包 括： 过焊、缺焊、污迹、线宽过窄、 鼠啮、通孔、污染物、印制漂 移、基板收缩、丝网老化等， 同时系统还可分辨随机缺陷和 系统缺陷。
方法1：光学检测
三、LTCC中的工艺流程
为什么要对芯片进行封装
为什么要对芯片进行封装？任何事物都有其存在的道理，芯片封装的意义又体现在哪里呢？从业内普遍认识来看，芯片封装主要具备以下四个方面的作用：固定引脚系统、物理性保护、环境性保护和增强散热。
下面我们就这四方面做一个简单描述。
1.固定引脚系统要让芯片正常工作，就必须与外部设备进行数据交换，而封装最重要的意义便体现在这里。
当然，我们不可能将芯片内的引脚直接与电路板等连接，因为这部分金属线相当细，通常情况下小于1.5微米（μm），而且多数情况下只有1.0微米。
但通过封装以后，将外部引脚用金属铜与内部引脚焊接起来，芯片便可以通过外部引脚间接地与电路板连接以起到数据交换的作用。
外部引脚系统通常使用两种不同的合金——铁镍合金及铜合金，前者可用于高强度以及高稳定性的场合，而后者具有导电性和导热性较好的优势。
具体选用何种引脚系统可根据实际情况来定。
2.物理性保护芯片通过封装以后可以免受微粒等物质的污染和外界对它的损害。
实现物理性保护的主要方法是将芯片固定于一个特定的芯片安装区域，并用适当的封装外壳将芯片、芯片连线以及相关引脚封闭起来，从而达到保护的目的。
应用领域的不同，对于芯片封装的等级要求也不尽相同，当然，消费类产品要求最低。
3.环境性保护封装的另一个作用便是对芯片的环境性保护，可以让芯片免受湿气等其他可能干扰芯片正常功能的气体对它正常工作产生不良影响。
4.增强散热众所周知，所有半导体产品在工作的时候都会产生热量，而当热量达到一定限度的时候便会影响芯片正常工作。
而封装体的各种材料本身就可以带走一部分热量。
当然，对于大多数发热量大的芯片，除了通过封装材料进行降温以外，还需要考虑在芯片上额外安装一个金属散热片或风扇以达到更好的散热效果。
集成电路封装工艺介绍(上)电子封装是一个富于挑战、引人入胜的领域。
它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。
封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。
BGA封装技术介绍
CCGA技术特点
CCGA承受封装体和PCB基板材料之间热失配应 力的能力较好,因此其可靠性要优于CBGA器件,特 别是大器件尺寸应用领域，此外清洗也较容易。
CCGA焊料柱直径约0.508mm，高度约1.8mm， 间距约1.27mm，由于焊柱高度太大，目前应用的 较少。
TBGA技术
载带球栅阵列（TBGA）又称阵列载带自动键合，是 一种相对较新颖的BGA封装形式，采用的基板类型为PI 多层布线基板，焊料球材料为高熔点焊料合金，焊接时 采用低熔点焊料合金。
塑料封装BGA采用塑料材料和塑封工艺制作，是最常
用的BGA封装形式。
PBGA采用的基板类型为PCB基板材料（BT树脂/玻 璃层压板），裸芯片经过粘结和WB技术连接到基板顶 部及引脚框架后采用注塑成型（环氧模塑混合物）方法 实现整体塑模。
焊球材料为低熔点共晶焊料合金63Sn37Pb，直径约1mm ，间距范围1.27-2.54mm，焊球与封装体底部的连接不需要 另外使用焊料。组装时焊球熔融，与PCB表面焊盘接合在一 起，呈现桶状。
基板。HITCE-high thermal coefficient of expansion
②封装工艺流程
圆片凸点的制备→圆片切割→芯片倒装及回流焊→ 底部填充→导热脂、密封焊料的分配→封盖→装配 焊料球→回流焊→打标→分离→最终检查→测试→ 包装
• 倒装焊接
特点：倒装焊技术克服了引线键合焊盘中心距极限的问题； 在芯片的电源／地线分布设计上提供了更多的便利； 为高频率、大功率器件提供更完善的信号。
真空吸盘
真空吸球
滴助焊剂
放球
N2气中回流
助焊剂滴涂和置球机 氮气再流焊炉 助焊剂清洗、分离、打标机
BGA植球工艺流程
1-10半导体封装--构造,生产流程评价法(TEG测试单元(精)
构造，生产流程评价法（TEG 芯片）日立超LSI 系统股份有限公司堀内整针对半导体器件的开发，应用了TEG （Test Element Group，测试元件组）芯片来评估半导体的结构及组装流程，随着半导体器件日趋高功能化，对其构成材料、组装设备等的开发，使用TEG 芯片评价方法显得很重要。
在这里将针对封装器件的开发，对有效的TEG 芯片及其评价方法作一说明。
TEG 芯片随着半导体芯片的多引脚、窄小凸点间距化，以及封装件的多引脚、高功能化，所要求的封装技术水平也在提高，从表面贴装向立体SiP （System in Package，系统级封装）极速地发展进化。
另一方面，产品的生命周期在缩短，就迫切要求缩短产品的开发时间，对于封装开发，能否平稳地从产品试做开发向产品生产过渡，是左右产品成败的重要因素。
对于这种状况，与封装技术相关的各种材料、设备、装置、封装器件厂商等，进行产品性能的预前评估、谋求缩短开发周期是很有必要的，以产品为模型作为评价用芯片就是使用的TEG 芯片。
TEG 芯片的种类大致分为，（1）金（属）线键合，能与倒装芯片连接，是可以用来测试电气连接（Daisy Chain，菊花图形）的芯片，（2）压电电阻，含有发热电阻等器件，可以用来测试组装后的应力、热电阻的芯片。
用这类TEG 芯片可以对金（属）线键合、倒装芯片连接等的连接部位的观察、连接部位可靠性评价、封装件构造进行评估。
各种TEG 芯片的说明（1）金属线键合，钉头凸点（评价）用TEG 芯片通用性高的半导体制品，主要是通过键合（工艺）实现芯片与中间载体相连，为达成多引脚化、芯片小型化的要求，微小间距的键合（工艺）是不可欠缺的。
为应对微小间距技术的提升，如图1所所示，使用了TEG 芯片来评价键合状况。
另外，现存的芯片必须加工形成供金线键合技术应用的钉头凸点才可实现倒装芯片封装，因为通用芯片是主流，故必须考虑芯片尺寸和凸点间距等多种多样的产品品种，对金/铝合金层等连接部位的金属间化合物、来自组成材料的污染等的解析和评价是非常重要的。
集成电路芯片封装技术培训课程(2024)
2024/1/28
生物医学应用中的特殊封装实例
如植入式医疗设备、生物传感器、神经刺激器等。
26
06
封装设备选型及使用注意事项
2024/1/28
27
关键设备介绍及选型建议
封装设备分类
根据封装工艺和芯片类型，封装设备可分为手动、半自动和全自动 三类。
关键设备介绍
包括贴片机、焊线机、塑封机、切筋打弯机等，分别用于芯片贴装 、焊接、塑封和引脚成型等工序。
金
高导电性、抗氧化、耐腐 蚀，用于高端封装中的引 线和触点。
8
绝缘材料
陶瓷
高热稳定性、良好的绝缘 性和机械强度，用于高端 封装和特殊环境。
2024/1/28
塑料
低成本、易加工、良好的 绝缘性，广泛用于中低端 封装。
玻璃
较高的热稳定性和绝缘性 ，用于某些特定封装中。
9
密封材料
环氧树脂
低成本、良好的密封性和绝缘性，广 泛用于中低端封装。
主要以金属罐封装为主，体积大 、重量重、成本高。
2024/1/28
中期封装技术
逐渐出现塑料封装和陶瓷封装，体 积减小、重量减轻、成本降低。
现代封装技术
不断追求小型化、轻量化、高性能 化和低成本化，出现了多种先进封 装技术，如BGA、CSP、3D封装等 。
5
常见封装类型及其特点
DIP封装
双列直插式封装，引脚从两侧引出，插装方便 ，但封装密度较低。
选型建议
根据生产需求、预算和工艺要求，选择适合的设备型号和配置，注意 设备的精度、稳定性、生产效率和易维护性。
2024/1/28
28
设备操作规范与维护保养要求
2024/1/28
操作规范
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多芯片封装技术及其应用1 引言数十年来，集成电路封装技术一直追随芯片的发展而进展，封装密度不断提高，从单芯片封装向多芯片封装拓展，市场化对接芯片与应用需求，兼容芯片的数量集成和功能集成，为封装领域提供出又一种不同的创新方法。
手机器件的典型划分方式包括数字基带处理器、模拟基带、存储器、射频和电源芯片。
掉电数据不丢失的非易失性闪存以其电擦除、微功耗、大容量、小体积的优势，在手机存储器中获得广泛应用。
每种手机都强调拥有不同于其他型号的功能，这就使它需要某种特定的存储器。
日趋流行的多功能高端手机需要更大容量、更多类型高速存储器子系统的支撑。
封装集成有静态随机存取存储器（SRAM）和闪存的MCP，就是为适应2.5G、3G高端手机存储器的低功耗、高密度容量应用要求而率先发展起来的，也是闪存实现各种创新的积木块。
国际市场上，手机存储器MCP 的出货量增加一倍多，厂商的收益几乎增长三倍，一些大供应商在无线存储市场出货的90％是MCP，封装技术与芯片工艺整合并进。
2 MCP内涵概念在今年的电子类专业科技文献中，MCP被经常提及，关于MCP技术的内涵概念不断丰富，表述出其主要特征，当前给定的MCP的概念为：MCP 是在一个塑料封装外壳内，垂直堆叠大小不同的各类存储器或非存储器芯片，是一种一级单封装的混合技术，用此方法节约小巧印刷电路板PCB空间。
MCP所用芯片的复杂性相对较低，无需高气密性和经受严格的机械冲击试验要求，当在有限的PCB面积内采用高密度封装时，MCP成为首选，经过近年来的技术变迁，达到更高的封装密度。
目前，MCP一般内置3～9层垂直堆叠的存储器，一块MCP器件可以包括用于手机存储器的与非NOR，或非NAND结构的闪存以及其他结构的SRAM芯片层，如果没有高效率空间比的MCP，在高端手机中实现多功能化几乎是不可能的。
MCP不断使新的封装设计能够成功运用于使实际生产中。
各芯片通过堆叠封装集成在一起，可实现较高的性能密度、更好的集成度、更低的功耗、更大的灵活性、更小的成本，目前以手机存储器芯片封装的批量生产为主，开发在数码相机和PDA以及某些笔记本电脑产品中的应用。
在封装了多种不同的、用于不同目的芯片的MCP基础上，一种更高封装密度的系统封装SiP成为MCP的下一个目标。
反过来讲，SiP实际上就是一系统级的MCP，封装效率极大提高。
SiP将微处理器或数字信号处理器与各种存储器堆叠封装，可作为微系统独立运行。
将整个系统做在一个封装中的能力为行业确立了一个新标准："2M/2m"。
设计者需要把最好性能和最大容量存储器以最低功耗与最小封装一体化，用于手机中。
换句话说：将两大写的M（MIPS和MB）最大化，把两个小写的m（mW和mm）最小化。
无线存储器向单一封装发展，任何可以提高器件性能、降低封装成本的新技术都是双赢，现在市场潮流MCP产品是将来自不同厂家的多种存储芯片封装在一起，技术上优势互补，封装产品具有很高的空间利用率，且有利于提高整机的微型化和可靠性，改善电气性能。
从发展趋势看，MCP并非全新概念，与超薄叠层芯片尺寸封装有很多相同之处，但其显著特征是所封装的芯片类型增加，密度更高，以获得最大灵活性和伸缩性。
MCP是SiP架构中的Stacked IC，而非Package stachking或Super IC stack丰富SiP所涵盖的具体芯片的细化，技术融合难免有概念炒作之嫌。
就像倒装芯片封装，游离在众多的BGA、CSP、WLP、柔性板上倒装FCoF、封装倒装片FCIP等类型产品中，它们之间相辅相成，彼此间既独立又有关联，共同构成新一代电子封装技术。
3 MCP关键技术半导体圆片后段制程技术加速发展，容许在适当的结构中，将某些、某类芯片整合在单一的一级封装内，结构上分为金字塔式和悬梁式堆叠两种，前者特点是从底层向上芯片尺寸越来越小，后者为叠层的芯片尺寸一样大。
MCP日趋定制化，能给顾客提供独特的应用解决方案，比单芯片封装具有更高的效率，其重要性与日剧增，所涉及的关键工艺包括如何确保产品合格率，减薄芯片厚度，若是相同芯片的层叠组装和密集焊线等技术。
3.1 确好芯片KGDKGD是封装之前经制造商老化、测试等早期失效淘汰验证的电性能合格的芯片。
这种良品芯片的筛选技术方案趋向多样化。
MCP的商业模式首先基于KGD，以保证在MCP整合之前每个芯片都有特定的质量和可靠性水平，能够产生MCP高良品率，确保最终品质，同时允许在一个独立封装单元里使用从不同厂商那里获得的最合适的芯片。
产业界开发各种各样的性能测试/老化夹具的方法，降低KGD成本花费。
例如，整个圆片接触系统、牺牲金属层法、柔性探针接触法、单芯片插槽法、凸点夹具法、激光修复等先进技术，MCP具体分析每种方法的测试标准、预定质量、可靠性等级，在确定KGD成本的基础上，节省测试时间甚至完全不需要老化测试，避免一个内置芯片的缺陷导致整个MCP损失的潜在风险，评估KGD的先决条件是必须精确定义所需的可靠性等级。
3.2 圆片背面减薄技术MCP可内置叠层的芯片数量在迅速增加，内含四个、五个、甚至八个芯片，产品化在1mm封装高度下内置五个芯片，在1.4mm封装高度下，开发出内置9个芯片叠层的产品，计划2005年可内置的芯片数为10个，2006年为11个。
每块MCP器件内置芯片数量越多，其封装高度也随之增加，为解决这一矛盾，研发MCP过程中，必须将电路层制作完后的圆片背面减薄瘦身，再划片为单个芯片，MCP化。
目前的减薄方法主要有超精密磨削、化学机械抛光、电化学腐蚀、湿法腐蚀、常压等离子腐蚀、干式抛光等技术，提高圆片背面减薄加工效率，减小其表面和亚表面损伤，减缓或避免圆片翘曲变形，机械研磨减薄一般在150μm左右，等离子刻蚀方法可达100μm。
高1.4mm封装内，5～6层叠片的MCP一般要求芯片减薄到85μm左右，如果是9片叠层的话，芯片厚度为70μm，小于50μm的减薄技术已在研发中。
今后，圆片背面减薄趋向20～30μm 的极限厚度，圆片越薄，其柔韧性越好，受外力冲击引起的应力也越小。
3.3 再分布隐埋层RDL技术再分布隐埋层RDL技术可重新安排压焊点到芯片让任何合理的位置，这一技术包括单层铝、单层或多层铜的金属镀层选择以及多层薄膜RDL，多层薄膜RDL允许四层设计和重新分配。
采用RDL技术，芯片中心的压焊点可被重新分配到芯片的周边、两侧或任何一侧。
通过这种变化，设计师可更加灵活地考虑封装方面的芯片放置，比如，芯片可分别以垂直层叠、交错层叠，并排层叠的方式排列。
3.4 隔片技术生产厂商追求的终极MCP就是在既定的安装高度与内置芯片数量前提下，可任意组合叠层的芯片。
为实现此目标，采用无功能的超薄柔性隔片（Dummychip），确保芯片间空隙，满足芯片布线要求。
9片叠层MCP 中，3层是隔片，其他的6层才有功能。
目前，MCP可做到基带处理芯片和闪存、SRAM叠层，开发在树脂层中埋入金属引线工艺，替代隔片，缩小近一半间隔距离，设立如何解决大规模逻辑芯片和其他存储芯片MCP 化课题。
3.5 低弧度引线键合当芯片减薄厚度小于100μm左右时，要求引线键合弧度高必须小于这一数字，采用25μm金丝的正常键合弧高为125μm，使用反向引线键合优化工艺后，可以达到75μm以下的弧高。
与此同时，反向引线键合技术要增加一个打弯工艺，保证不同键合层的间隙。
3.6 键合引线无摇动技术键合引经密度增高、长度延伸、形状更复杂时，会增加短路的可能性。
采用低粘度的模塑料和降低模塑料的转移速度有助于减小键合引线的摆动，防止引线短路，现已研发出键合引线无摆动（nosweep）模塑技术。
此外，MCP的其他工艺基本上与很多先进封装技术相兼容，延用其设备及材料，进行新的设计、贴片、组装、测试，尽快进入批量生产，及早投放市场。
4 MCP产品架构高端手机存储器的配置几乎与现在台式电脑的内存一样，而且类型更加丰富，手机芯片成本中闪存约占23％，已超过基带处理器，到2007年闪存容量将从今天的750Mb增大到5Gb以上，表1和表2分别示出目前其应用概况与特性比较。
SRAM以及或非NOR、与非NAND闪存共同支撑起高端手机存储子系统、，SRAM及其改进型PSRAM（伪静态RAM）、LP－SDRAM（低功耗SDRAM）、Cellular RAM、COMORAM、UtRAM等作高速工作数据缓存，NOR闪存多用于手机操作系统直接执行程序代码XIP的存储，NAND闪存用作大容量数据存储，存储器容量随手机功能的增加而扩大，而手机PCB上分配给存储器的容积极其有限。
为追求大容量，小体积、微功耗、低成本，封装多种类型存储芯片的MCP适应这一需求而流行，采用SRAM和闪存分离架构的封装产品被放弃，各生产厂家展开激烈的竞争。
一般而言，MCP外形尺寸与单芯片封装几乎相同，图1示出手机存储器的MCP架构框图，其类型大多数是根据特定合同委托制造商OEM的需求定制的。
一些芯片厂商并不生产其顾客所需的所有类型的存储芯片，却积极与其他厂家合作，按OEM需求，提供很多类型的MCP产品，表3示出市场调查公司iSuppli的市场预测情况。
ORNAND架构由市场份额领先的Spansion公司提出，针对3G手机，将NOR 的质量，快速随机读取速度与NAND的大容量和成本优势巧妙结合，容量在3～8Gb之间，计划2005年推出1.8V、512Mb的产品，以及提供采用1.25Gb闪存的多配置MCP样品，2007年提供一个全面的、容量高达8Gb 的ORNAND架构产品系系列，并会根据顾客要求，采用MCP技术，将SRAM、PSRAM与闪存封装在一起供货。
Spansion在全球现有4家封装测试工厂，其中投资数亿美元，建于苏州的工厂是该公司规模最大、技术最先进的封装测试厂，公司的MCP设计中心就设立在苏州工厂。
One NAND在NAND 基础上融入NOR特性，集成有缓存和逻辑接口，可提供高达108MB/s的数据传输速度，三星电子率先采用90nm工艺开发出1Gb容量One NAND 手机闪存，并研发成功8芯片MCP技术，在最小化整体芯片厚度的同时，减少堆栈芯片之间空隙，在1.4mm封装高度内容量达3.2Gb。
英特尔对MCP最身体力行，将NOR闪存、lp－SDRAM与微处理器堆叠封装在一起，相比单芯片封装的体积缩小72％，在上海、成都各建有封装测试工厂。
意法半导体ST公司可同时提供多种存储芯片，开发新的MCP技术，在相同厚度的封装中，叠装更多的芯片，面向手机市场，推出基于NAND和NOR的MCP存储器系统，大页面（同步接口）NAND使MCP容量大增，可由256Mb、512Mb或1Gb的NAND与256Mb或512Mb的LP－SDRAM组成MCP，与现代半导体在国内建合资企业，投资封装测试技术。