EDA整点报时课程设计

课 程 设 计 报 告

课程设计名称： EDA技术课程设计

题 目： 万年历系统的设计

姓 名：

专 业： 电子信息科学与技术

班 级： 电信一班

学 号：

目录

一、设计目标： .............................................................................................3

二、设计方案..................................................................................................3

1、系统功能 .............................................................................................3

2、系统设计方案说明 .............................................................................3

三．模块设计..................................................................................................4

3.1分频模块 .............................................................................................4

3.2、 主控制模块 ..................................................................................5

第一篇：eda课程设计

数字钟

一、 设计要求

设计一个数字钟，具体要求如下：

1、 具有时、分、秒计数显示功能，以24小时循环计时。

2、 具有清零、校时、校分功能。

3、 具有整点蜂鸣器报时以及LED花样显示功能。

二、 设计方案

根据设计要求，数字钟的结构如图8-3所示，包括：时hour、分minute、秒second计数模块，显示控制模块sel_clock，七段译码模块deled，报时模块alert。

三、 VHDL程序

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use

IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library

UNISIM;

--use UNISIM.VComponents.all;

entityddz is port(rst,clk: in std_logic; hour_h: out std_logic_vector( 6 downto 0); hour_l: out

std_logic_vector( 6 downto 0); min_h: out std_logic_vector( 6 downto 0);

min_l: out std_logic_vector( 6 downto 0);

sec_h: out std_logic_vector( 6 downto 0);

sec_l: out std_logic_vector( 6 downto 0)

); endddz;

architecture Behavioral of ddz is signalcnt: std_logic_vector(15 downto 0); signalsec_h_in: std_logic_vector( 3

第 1 页 多功能数字时钟的设计

1 绪论

1.1设计目的

本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计，巩固和综合运用计算机原理的基本理论和方法，理论联系实际，提高设计、分析、解决计算机技术实际问题的独立工作能力。

1.2设计要求

（1）熟练掌握VHDL语言的结构特点并能运用到具体实际中。

（2）学会利用复杂的可编程逻辑器件进行简单的电子系统设计。

（3）熟悉并掌握基于EDA实验开发系统设计实际问题的方法和步骤。

（4）通过设计过程提高自己运用所学知识来分析解决问题的能力。

1.3设计内容

本课程设计中使用Altera公司的EP2C35系列的FPGA芯片，利用SOPC-NIOSII-EP2C35开发板上的资源和QuartusII软件，实现一个多功能数字时钟。本设计的任务要求显示格式为 小时－分钟－秒钟，整点报时，报时时间为10秒，即从整点前10秒钟开始进行报时提示，喇叭开始发声，直到过整点时，在 5秒LED开始闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的10KHz，要得到1Hz时钟信号，必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时，S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00－00－00。扩展内容：用16*16点阵显示实现日期的动态显示用4×4键盘阵列键盘替换按键实现日期、时钟的调整，用液晶显示模块日期、时间的显示。

1.4设计环境

本次课题设计方要用到的开发环境是Altera公司的EDA设计工具软件QuartusII。 第 2 页 Altera公司的工作与EDA厂家紧密结合，使QuartusII软件可以与其它工业标准的设计输入、综合和校验工具相连接。设计者可以使用Altera或标准EDA输入工具进行设计，使用QuartusII编译器对Altera器件的设计进行编译，并使用Altera或其它EDA校验工具进行仿真。目前，QuartusII支持与Cadence,Mentor Graphics, Synopsys, Viewlogic等EDA工具接口。

1

哈尔滨工业大学(威海)

电子学课程设计报告

带有整点报时的数字钟设计与制作

**: ***

班级: 0802503

学号: *********

****: **

2 目录

一、课程设计的性质、目的和任务………………………………3

二、课程设计基本要求……………………………………………3

三、设计课题要求…………………………………………………3

四、课程设计所需要仪器…………………………………………4

五、设计步骤………………………………………………………4

1、整体设计框图…………………………………………………4

2、各个模块的设计与仿真………………………………………4

2.1分频模块……………………………………………………………4

2.2计数器模块…………………………………………………………6

2.3控制模块…………………………………………………………10

2.4数码管分配………………………………………………………13

2.5显示模块…………………………………………………………14

2.6报时模块…………………………………………………………16

六、调试中遇到的问题及解决的方法……………………………18

七、心得体会………………………………………………………18 3 一、课程设计的性质、目的和任务

创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。

通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。

二、课程设计基本要求

掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。