数字电路实验6移位寄存器的应用-7页word资料
- 格式:doc
- 大小:1.47 MB
- 文档页数:6
实验六 移位寄存器及应用一、实验目的1、了解并掌握四位单向、双向移位寄存器的逻辑功能;2、熟悉移位寄存器的基本使用方法。
二、实验器材和仪器设备 1、实验仪器设备(1)DLC —1数字电子技术实验箱 (2)万用表2、实验器件:74LS194、74LS04、74LS20 等 三 实验原理1、在数字系统中能寄存二进制信号,并进行移位的逻辑部件称为移位寄存器。
根据移位输入和输出信号的方式有:串入串出、串入并出、并入串出、并入并出四种形式,按移位方向有左移、右移两种。
2、集成双向移位寄存器集成移们寄存器的种类很多,现以典型芯片74194为例来介绍其逻辑功能。
下图是74LS194芯片,它有16个引脚。
其功能真值表如表所示。
图5-3 四位双向移位寄存器74194引脚图R C :异步清零端; CP:时钟送数脉冲输入端; S 1S 0 :控制方式选择端, S R :右移串行输入数据端; S L :左移输入端。
Q 3:右移串行输出端;Q 0:左移串行输出端。
D 0-D 3:并行输入;Q 0-Q 3:并行输出。
表5-2 74194双向移位功能表........① 清0功能。
当CR =0时,双向移位寄存器置0。
Q 0-Q 3 都为0状态。
② 保持功能。
当CR =1、CP= 0或1 CR 、S 1S 0 =00时,双向移位寄存器保持原状态不变。
③ 并行送数功能。
当CR =1、S 1S 0 =11时,在CP 上升沿作用下,使D 0-D 3 端输入的数码d 0-d 3并行送入寄存器,显然是同步并行送数。
④ 右移串行送数功能。
当CR =1、S 1S 0 =01时,在CP 上升沿作用下,执行右移功能,D SR 端输入的数码依次送入寄存器。
⑤ 左移串行送数功能。
当CR =1、S 1S 0 =10时,在CP 上升沿作用下,执行左移功能,D SL 端输入的数码依次送入寄存器。
四、实验内容1.验证74LS194 双向移位寄存器的逻辑功能(70分)D 0、D 1、 D 2、D 3分别接数据开关K 1、K 2、K 3、K 4。
移位寄存器及其应用实验报告1. 背景在数字电路中,移位寄存器是一种常见的基本电路元件。
它可以将输入数据按照一定规则进行移位操作,并输出处理后的数据。
移位寄存器通常由触发器构成,分为串行移位寄存器和并行移位寄存器。
在实际应用中,移位寄存器常用于数据存储、数据传输、脉冲发生器等方面。
本实验旨在通过设计移位寄存器电路及其应用电路的实验,加深对移位寄存器工作原理的理解,掌握其应用。
2. 实验目的1.了解移位寄存器的基本原理;2.学会设计移位寄存器电路及其应用电路;3.掌握移位寄存器的应用方法。
3. 实验原理与方法3.1 移位寄存器原理移位寄存器将输入数据按照一定规则进行移位操作,并输出处理后的数据。
常见的移位规则包括:左移、右移、循环左移、循环右移等。
移位寄存器通常由触发器构成,触发器的状态决定了寄存器中存储的数据。
本实验主要探究两种常用的移位寄存器:串行移位寄存器和并行移位寄存器。
3.1.1 串行移位寄存器串行移位寄存器中,数据是按照位的顺序逐个进行移位的。
串行移位寄存器可以通过级联多个D触发器实现,每个D触发器的输出与下一个D触发器的输入相连。
3.1.2 并行移位寄存器并行移位寄存器中,数据的位同时进行移位。
并行移位寄存器可以通过级联多个D 触发器实现,每个D触发器的输入都与移位数据的对应位相连。
3.2 实验所用材料与方法3.2.1 材料•移位寄存器芯片•发光二极管(LED)•电路连接线3.2.2 方法1.实验预备:准备实验所需的移位寄存器芯片、LED和电路连接线。
2.按照移位寄存器原理,设计移位寄存器电路并进行布线连接。
3.使用示波器检查电路的正确性。
4.进行实验验证,观察移位寄存器的运行情况,并记录实验结果。
4. 实验结果与分析本实验设计了一个4位串行移位寄存器电路,并进行了验证实验。
首先,按照原理部分的描述,我们选择了一个基于D触发器的4位串行移位寄存器芯片。
通过连接四个D触发器,将其串联起来,即可构成一个4位的串行移位寄存器。
实验九集成移位寄存器应用实验一、实验目的1、了解集成移位寄存器的控制功能。
2、掌握集成移位寄存器的应用。
二、实验原理移位寄存器的功能是当时钟控制脉冲有效时,寄存器中存储的数码同时顺序向高位(左移)或向低位(右移)移位一位。
所以,移位寄存器的各触发器状态必须同时变化,为同步时序电路。
因为数据可以按序逐位从最低位或最高位串行输入移位寄存器,也可以通过置数端并行输入移位寄存器。
所以移位寄存器的数据输入、输出方式有并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。
移位寄存器主要应用于实现数据传输方式的转换(串行到并行或并行到串行)、脉冲分配、序列信号产生以及时序电路的周期性循环控制(计数器)等。
4位移位寄存器74LS194的逻辑功能如表3.9.1所示。
在方式信号三S1和S0控制下,74LS194可以实现右移(串行数据从S D输入)、左移(串行数据从S A输入)、置数(并行数据从d、c、b、a输入)及保持(输出不变)功能。
表3.9.1 四位移位寄存器74194功能表图3.9.1 为简易兵乓球游戏机电路。
输入R,L为球拍击球信号,高电平有效,输出去Q D~Q A接4个发光二极管指示乒乓球的运动轨迹。
游戏规则:R或L输入一个正脉冲发球,发光二极管指示球向对方移动,到达对方顶端位置时,对方必须及时接球,使球返回,否则就会失球。
输入的移位脉冲频率越高,球的移动轨迹越快,接球难度越大。
3、实验参考电路(1)乒乓球游戏机电路原理如图3.9.1所示(2)寄存器如图3.9.2 所示。
三、实验设备与器材1、THD-4型数字电路实验箱2、集成四2输入或非门(74LS02)3、集成四异或门(74LS860)4、集成四位移位寄存器(74LS194)四、试验内容与步骤(1)乒乓球游戏电路实验①连接图3.9.1电路或或非门部分,R 与L 端接逻辑开关,Q 与Q 端接发光二极管。
测试并记录电路的逻辑功能。
实验七移位寄存器及其应用一、实验目的1.移位寄存器74LS194的逻辑功能及使用方法;2.熟悉4位移位寄存器的应用。
二、实验预习要求1.了解74LS194的逻辑功能;2.用4位移位寄存器构成8位移位寄存器;3.了解移位寄存器构成环形计数器的方法。
三、实验原理1.移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
74 LS194是一个4位双向移位寄存器, 最高时钟脉冲为36MHz, 其逻辑符号及引脚排列如如图7.1所示。
图实验7.1 74 LS194逻辑符号及引脚排列其中: D0~D1为并行输入端;Q0~Q3为并行输出端;SR-右移串引输入端;SL-左移串引输入端;S1.S0-操作模式控制端;/CR-为直接无条件清零端;CP-为时钟脉冲输入端。
74LS194模式控制及状态输出如表实验7.1所示。
2.用74LS194构成8位移位寄存器电路如实验7.2所示, 将芯片(1)的Q3接至芯片(2)的SR,将芯片(2)的Q4接至(1)的SL, 即可构成8位的移位寄存器。
注意: /CR端必须正确连接。
3.74LS194构成环形计数器把位移寄存器的输出反馈到它的串行输入端, 就可以进行循环移位, 如图实验7.3所示。
设初态为Q3Q2Q1Q0=1000,则在CP作用下, 模式设为右移, 输出状态依次为:表实验7.1 74LS194工作状态表图实验7.2 8位移位寄存器图实验7..3 环形计数器四、实验仪器设备1.TPE-AD数字实验箱 1台2.四位双向移位寄存器74LS194 2片3.四两输入集成与非门74LS00 1片五、实验内容及方法1.测试74LS194(或CC40194)的逻辑功能参图实验7.1接线, /CR 、S1.S0、SL、SR、D3.D2.D1.D0分别接逻辑电平开关输出插孔;Q3Q2Q1Q0用LED电平显示, CP接单脉冲源输出插孔。
按表实验7.1进行逐项对比测试。
(1)清零: 令=0, 此时Q3Q2Q1Q0=0000。
实验六 移位寄存器及其应用一、实验目的1、 掌握移位寄存器功能的测试方法2、 掌握4位双向移位寄存器的逻辑功能 二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 集成器件74LS194 三、实验内容1、 在数字实验箱中插入74LS194,按图6.1接线V CC S 1S 0D SR A D SL B C D GNDQ A Q B Q C Q DCRCP逻辑电平显示器数 据 开 关+5v复位按钮SB单次脉冲74LS194图6.1 74LS194管脚排列图和逻辑功能测试图2、 接线完毕,检查无误后,进行基本功能测试 复位:CR =0,电路复位,Q A Q B Q C Q D =0000 保持:CR 非=1,S 1=S 0=0,Q A ~Q D 状态不变使CR =1,S 1、S 0(工作状态控制端)任意,CP=0或CP=1,则Q A ~Q D 状态也不变表6.1 74LS194双向4位移位寄存器功能表并行置数:置CR=1,S1=S0=10,数据输入端DCBA置为0101,输入单次脉冲,则Q D Q C Q B Q A=0101,如果改变DCBA数据,再按单次脉冲,新数据将置入。
右移位:置CR=1,S1=0,S0=1,D SR=1,D SL=*,输入单次脉冲,则Q A=1,Q B=Q An,Q C=Q Bn,Q D=Q Cn左移位:置CR=1,S1=1,S0=0,D SR=*,D SL=1,输入单次脉冲,则Q D=1,Q C=Q Dn,Q B=Q Cn,Q A=Q Bn3、循环右移应用如将上图中的D SR端接到Q D端,并将寄存器Q D~Q A置为1000,且满足右移条件,在寄存器会右移一个“1”,每4个时钟脉冲完成一次循环。
4、用74LS194组成8位移位寄存器原理如图6.2所示。
逻辑状态显示器图6.2 用74LS194组成8位移位寄存器原理图四、实验报告整理各项测试结果。
移位寄存器实验心得在数字电路实验中,移位寄存器是一个非常重要的组件,它在数字信号处理和数据存储中起着至关重要的作用。
通过对移位寄存器的实验,我对其工作原理和应用有了更深入的了解,并且积累了一些宝贵的实验心得。
首先,移位寄存器是一种能够将数据按位进行移动的寄存器,它可以实现数据的左移和右移操作。
在实验中,我使用了几种不同类型的移位寄存器,包括串行移位寄存器和并行移位寄存器。
通过对这些寄存器的实验,我发现它们在数据处理中具有非常灵活的应用方式,能够满足不同的需求。
其次,通过实验我了解到移位寄存器在数字信号处理中的重要性。
在实际应用中,移位寄存器可以用来实现数字信号的平移、延迟和时序控制等功能。
在数字滤波、数字调制解调、数字信号处理等领域,移位寄存器都扮演着不可或缺的角色。
另外,通过实验我还学会了如何使用移位寄存器来实现数据存储和传输。
在实验中,我将移位寄存器和其他逻辑门电路结合起来,实现了数据的存储和传输功能。
这种方法可以在数字系统设计中发挥重要作用,提高数据处理的效率和可靠性。
在实验中,我还发现了一些需要注意的问题。
首先是移位寄存器的时钟信号。
在实际应用中,时钟信号的频率和相位对移位寄存器的工作有着重要影响,需要合理设计和控制。
其次是移位寄存器的级联和级联。
在实验中,我发现级联多个移位寄存器可以实现更复杂的数据处理功能,但是需要注意级联的时序和逻辑关系,以避免出现故障。
总的来说,通过对移位寄存器的实验,我对其工作原理和应用有了更深入的了解,并且积累了一些宝贵的实验心得。
移位寄存器在数字信号处理和数据存储中具有非常重要的作用,它可以实现数据的移动、存储和传输等功能,对于数字系统设计和数字信号处理具有重要意义。
希望通过不断的实验和学习,我能够更深入地理解移位寄存器的工作原理和应用,为将来的工程实践打下坚实的基础。
寄存器实验实验报告一. 引言寄存器是计算机中重要的数据存储器件之一,用于存储和传输数据。
通过对寄存器进行实验,我们可以更好地理解寄存器的工作原理和应用。
本实验旨在通过设计和测试不同类型的寄存器,深入掌握寄存器的各种功能和操作。
二. 实验设计本实验设计了两个寄存器的实验,分别为移位寄存器和计数器寄存器。
1. 移位寄存器实验移位寄存器是一种特殊的串行寄存器,它能够实现对数据位的移位操作。
本实验设计了一个4位的移位寄存器,分别使用D触发器和JK触发器实现。
实验步骤如下:1) 首先,根据设计要求将4个D或JK触发器连接成移位寄存器电路。
2) 确定输入和输出端口,将输入数据连接到移位寄存器的输入端口。
3) 设计测试用例,输入测试数据并观察输出结果。
4) 分析实验结果,比较不同触发器类型的移位寄存器的性能差异。
2. 计数器寄存器实验计数器寄存器是一种能够实现计数功能的寄存器。
本实验设计了一个二进制计数器,使用T触发器实现。
实验步骤如下:1) 根据设计要求将多个T触发器连接成二进制计数器电路。
2) 设计测试用例,输入计数开始值,并观察输出结果。
3) 测试计数的溢出和循环功能,观察计数器的行为。
4) 分析实验结果,比较不同计数器位数的性能差异。
三. 实验结果与分析在实验过程中,我们完成了移位寄存器和计数器寄存器的设计和测试。
通过观察实验结果,可以得出以下结论:1. 移位寄存器实验中,无论是使用D触发器还是JK触发器,移位寄存器都能够正确地实现数据位的移位操作。
而使用JK触发器的移位寄存器在性能上更加优越,能够实现更复杂的数据操作。
2. 计数器寄存器实验中,二进制计数器能够准确地实现计数功能。
通过设计不同位数的计数器,我们发现位数越多,计数范围越大。
综上所述,寄存器是计算机中重要的存储器件,通过实验我们深入了解了寄存器的工作原理和应用。
移位寄存器和计数器寄存器都具有广泛的应用领域,在数字电路设计和计算机系统中起到了重要作用。
学生实验报告系别电子信息学院课程名称电子技术实验班级 12通信A 实验名称移位寄存器及其应用姓名实验时间2014年4月29 日学号 20120101010 指导教师陈卉成绩教师签名陈卉批改时间2014年月日报告内容一、实验目的1. 掌握四位双向移位寄存器的逻辑功能与使用方法。
2. 了解移位寄存器的使用—实现数据的串行,并行转换和构成环形计数器。
二、实验原理1、移位寄存器是一个具有移位功能的寄存器,是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器,只需要改变左右移的控制信号便可实现双向移位要求。
根据寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器,型号为74LS194或CC40194,两者功能相同,可互换使用,其逻辑符号及引脚排列如图15-1所示。
图15-1 74LS194(或CC40194)的逻辑符号及引脚排列表14-1 74LS194的功能表其中SR为右移串行输入端,SL为左移串行输入端;功能作用如表15-1所示。
2、移位寄存器应用很广,可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器;可用作数据转换,即把串行数据转换为并行数据,或把并行数据转换为串行数据等。
(1)环形计数器把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位,如下图所示。
图14-2 环形计数器示意图将输出端Q3与输入端SR相连后,在时钟脉冲的作用下Q0Q1Q2Q3将依次右移。
同理,将输出端Q0与输入端SL相连后,在时钟脉冲的作用下Q0Q1Q2Q3将依次左移。
(2)实现数据串、并转换1 串行/并行转换器串行/并行转换是指串行输入的数据,经过转换电路之后变成并行输出。
下面是用两片74LS194构成的七位串行/并行转换电路。
图14-3 七位串行/并行转换电路示意图电路中S0端接高电平1,S1受Q7控制,两片寄存器连接成串行输入右移工作模式。
实验报告
课程名称:数字电路实验第 6 次实验实验名称:移位寄存器的应用
实验时间:2019 年 5 月7 日
实验地点:组号
学号:
姓名:
指导教师:评定成绩:
实验六移位寄存器应用
一、实验目的:
1.了解寄存器的基本结构。
2.掌握74LS194移位寄存器的逻辑功能。
3.学习中规模移位寄存器的应用。
二、实验仪器:
6 74LS04 1
7 74LS00 1
8 74LS86 1
9 74LS10 1
三、实验原理:
数据的存储和移动是数字信号的一种常见运作,能实现这种动作的是数据寄存器和移位寄存器,它们同计数器一样也是数字电路中不可缺少的基本逻辑器件。
数据寄存器有两类结构,一类是由多个钟控D锁存器组成的,另一类是由多个钟控D触发器组成的。
数据寄存器的数据的输入和输出都是并行的。
移位寄存器的结构也是由多个触发器级联的,其数据不仅可以存储,还可以左移或右移。
移位寄存器的数据的输入和输出都有串行和并行之分,数据的动作受公共时钟信号的控制,也就是同步工作的。
4位双向移位寄存器74LS194A为TTL双极型数字集成逻辑电路,外形为双列直插,它具有清除、左移、右移、并行送数和保持等多种功能,是一种功能比较全的中规模移位寄存器,图6-1是引脚排列图,逻辑符号如图6-2所示,74LS194A的功能表见表6-1。
表6-1 74LS194A 4位双向移位寄存器功能表
功能M1 M0 CP R D D R d1 d2 d3 d4 D L Q1n+1 Q2n+1 Q3n+1 Q4n+1清零― ― ― 0― ― ― ― ― ―0 0 0 0
预置 1 1 ↑ 1― d1 d2 d3 d4 ―d1d2d3d4
右移0 1 ↑ 1d R― ― ― ― ―d R d1d2d3
左移 1 0 ↑ 1― ― ― ― ― d L d2d3d4d L
保持0 0 ― 1― ― ― ― ― ―Q1n Q2n Q3n Q4n
移位寄存器的最直接应用是数据的串/并转换,图6-3和图6-4就是简单的实例。
在图6-3中M1M0=01,表示数据可以右移,首先清零端输入一个负脉冲,使Q1Q2Q3Q4=0,在单脉冲CP的作用下,右移输入端D R依次串入数据,4个CP后就可在4个输出端Q1Q2Q3Q4得到并行数据。
在图6-4中首先M1M0=11,在单脉冲CP的作用下,4位数据并行输入到移存器,然后使M1M0=10,表示数据可以左移,左移输入端D L=1时,在单脉冲CP的作用下,数据依次从Q1端输出,空缺位被1(D L)填补。
4个CP 后,原4位并入的数据全被移出,这时候Q1Q2Q3Q4=1111。
如果把移位寄存器的输出以一定方式馈送到串行输入端,则可以得到电路连接简单、编码别具特色、用途极为广泛的移位寄存器型计数器。
利用74LS194,把Q4接到D R端,即可得到模为4的环形计数器(不能自启动),见图6-5;把Q4通过一个非门接到D R端,即可得到模为8的扭环计数器(不能自启动),见图6-6。
Q输出通过不同的组合电路接到D R端还可得到不同模值的移位计数器或伪随机序列发生器。
四、实验内容:
1.数据的存储和移动
(1)用一片74LS194及适当门电路实现四位串/并转换,记录结果。
步骤:器件初态清零,先使Q1Q2Q3Q4=0,输出Q1Q2Q3Q4接指示灯,用单脉冲作CP,用一个开关依次串入数据至DR,一个数据一个CP。
右移
令DR=1010 1110 00,记录结果:(10个CP)
CP Q1 Q2 Q3 Q4
0 1 0 0 0
1 0 1 0 0
2 1 0 1 0
3 0 1 0 1
4 1 0 1 0
5 1 1 0 1
6 1 1 1 0
7 0 1 1 1
8 0 0 1 1
9 0 0 0 1
10
(2)用一片74LS194及适当门电路实现四位并/串转换,记录结果。
步骤:器件DL=1,Q1接指示灯,先并行输入数据d1d2d3d4,然后使器件
工作在左移状态,用单脉冲作CP,每输入一个CP观察输出结果。
设有两组4位数据1010 及1110。
10个CP的输出)CP Q1 Q2 Q3 Q4
0 1 0 1 0
1 0 1 0 1
2 1 0 1 1
3 0 1 1 1
4 1 1 1 1
5 1 1 1 0
6 1 1 0 1
7 1 0 1 1
8 0 1 1 1
9 1 1 1 1
10
2
(1)用一片74LS194及适当门实现伪随机序列,见图6-7。
步骤:器件初态清零,先使Q1Q2Q3Q4=1,输出Q1Q2Q3Q4接指示灯,记录指示灯结果:
CP Q1 Q2 Q3 Q4
0 1 1 1 1
1 0 1 1 1
2 1 0 1 1
3 0 1 0 1
4 1 0 1 0
5 1 1 0 1
6 0 1 1 0
7 0 0 1 1
8 1 0 0 1
9 0 1 0 0
10 0 0 1 0
11 0 0 0 1
12 1 0 0 0
13 1 1 0 0
14 1 1 1 0
15 1 1 1 1
16 0 1 1 1
(2)用一片74LS194及适当门实现M=5的计数器,记录指示灯结果。
参考设计过程如下,得到图6-8:
五、实验思考:
1.用74LS194实现四位并/串转换需要几个CP才能完成?
答:5个
2.用74LS194实现M=5的计数器有几个无效状态,怎样实现自启动?
答:11个。
以实验2(1)为例。
采用把所有无效状态的次态都置为初始状态的方法。
如实验2(1)中的表格数据,则从接收到第5个(含)CP之后的次
态都置为Q1Q2Q3Q4=1。
做出列表:
Q3Q4
00 01 11 10
Q1Q2
00 1 1 1 1
01 1 0 0 1
11 1 1 0 1
10 1 1 0 0
门电路,使得当出现任何无效状态时,M1的值都变为1,从而芯片进入并入状态,回到初始的1111;而出现正常状态时,M1的值均为0,正常计数。
电路图如下:
74194。