当前位置：文档之家 › 半导体名词解释

半导体名词解释

  • 格式：doc
  • 大小：39.50 KB
  • 文档页数：23

时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 之阿布丰王创作

时间：二O二一年七月二十九日

1. 何谓PIE? PIE的主要工作是什幺?

答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部份的资源, 对工艺继续进行改善,

确保产物的良率（yield）稳定良好.

2. 200mm,300mm Wafer 代表何意义?

答：8吋硅片(wafer)直径为 200mm , 直径为

300mm硅片即12吋.

3. 目前中芯国际现有的三个工厂采纳几多mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采纳几多mm的wafer工艺？

答：以后1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺.未来北京厂工艺wafer将使用300mm(12英寸).

4. 我们为何需要300mm?

答：wafer size 变年夜,单一wafer 上的芯片数(chip)变多,单元本钱降低

200→300 面积增加2.25倍,芯片数目约增加2.5倍

5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？ 时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 答：是指工厂的工艺能力可以到达0.13 um的栅极线宽.当栅极的线宽做的越小时,整个器件就可以变的越小,工作速度也越快.

6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？

答：栅极线的宽（该尺寸的年夜小代表半导体工艺水平的高低）做的越小时,工艺的难度便相对提高.从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升.

7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓 N, P-type wafer?

答：N-type wafer 是指搀杂 negative元素(5价电荷元素,例如：P、As)的硅片, P-type 的wafer 是指搀杂

positive 元素(3价电荷元素, 例如：B、In)的硅片.

8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module)？

答：主要有四个部份：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）.其中DIFF又包括FURNACE(炉管)、WET(湿刻)、IMP(离子 注入)、RTP(快速热处置).TF包括PVD(物理气相淀积)、CVD(化学气相淀积) 、CMP(化学机械研磨).硅片的制造就是依据客户的要求,不竭的在分歧工艺过程（module）间重复进行的生产过程,最后再时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 利用电性的测试,确保产物良好.

9. 一般硅片的制造常以几P几M 及光罩层数(mask layer)来代表硅片工艺的时间长短,请问几P几M及光罩层数(mask layer)代表什幺意义？

答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般0.15um 的逻辑产物为1P6M( 1层的Poly和6层的metal).而

光罩层数（mask layer）代表硅片的制造必需经过几次的PHOTO（光刻）.

10. Wafer下线的第一道步伐是形成start oxide 和zero

layer? 其中start oxide 的目的是为何？

答：①不希望有机成份的光刻胶直接碰触Si 概况.

②在laser刻号过程中,亦可防止被发生的粉尘污染.

11. 为何需要zero layer?

答：芯片的工艺由许多分歧条理仓库而成的, 各条理之间以zero layer当作瞄准的基准.

12. Laser mark是什幺用途? Wafer ID 又代表什幺意义?

答：Laser mark 是用来刻wafer ID, Wafer ID

就如同硅片的身份证一样,一个ID代表一片硅片的身份.

13. 一般硅片的制造(wafer process)过程包括哪时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 些主要部份？

答：①前段（frontend）-元器件(device)的制造过程.

②后段（backend）-金属导线的连接及护层（passivation）

14. 前段（frontend）的工艺年夜致可区分为那些部份?

答：①STI的形成(界说AA区域及器件间的隔离)

②阱区离子注入（well implant）用以调整电性

③栅极(poly gate)的形成

④源/漏极（source/drain）的形成

⑤硅化物(salicide)的形成

15. STI 是什幺的缩写? 为何需要STI?

答：STI: Shallow Trench Isolation(浅沟道隔离),STI可以当作两个组件（device）间的阻隔, 防止两个组件间的短路.

16. AA 是哪两个字的缩写? 简单说明 AA 的用途?

答：Active Area, 即有源区,是用来建立晶体管主体的位置所在,在其上形成源、漏和栅极.两个AA区之间即是以STI来做隔离的.

17. 在STI的刻蚀工艺过程中,要注意哪些工艺参数？

答：①STI etch（刻蚀）的角度； 时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 ②STI etch 的深度；

③STI etch 后的CD尺寸年夜小控制.

(CD control, CD=critical dimension)

18. 在STI 的形成步伐中有一道liner oxide（线形氧化层）, liner oxide 的特性功能为何？

答：Liner oxide 为1100C, 120 min 高温炉管形成的氧化层,其功能为：

①修补进STI etch 造成的基材损伤；

②将STI etch 造成的etch 尖角给于圆化( corner rounding).

19. 一般的阱区离子注入调整电性可分为那三道步伐? 功能为何？

答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特性,一般包括下面几道步伐：

①Well Implant ：形成N,P 阱区；

②Channel Implant：防止源/漏极间的漏电；

③Vt Implant：调整Vt（阈值电压）.

20. 一般的离子注入条理（Implant layer）工艺制造可分为那几道步伐?

答：一般包括下面几道步伐：

①光刻(Photo)及图形的形成；

②离子注入调整；

③离子注入完后的ash (plasma(等离子体)清洗) 时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 ④光刻胶去除（PR strip）

21. Poly（多晶硅）栅极形成的步伐年夜致可分为那些?

答：①Gate oxide(栅极氧化层)的堆积；

②Poly film的堆积及SiON(在光刻中作为抗反射层的物质)的堆积）；

③Poly 图形的形成(Photo)；

④Poly及SiON的Etch；

⑤Etch完后的ash( plasma(等离子体)清洗)及光刻胶去除（PR

strip）；

⑥Poly的Re-oxidation（二次氧化）.

22. Poly（多晶硅）栅极的刻蚀(etch)要注意哪些处所？

答：①Poly 的CD(尺寸年夜小控制；

②防止Gate oxie 被蚀刻失落,造成基材（substrate）受损.

23. 何谓 Gate oxide (栅极氧化层)?

答：用来当器件的介电层,利用分歧厚度的 gate

oxide ,可调节栅极电压对分歧器件进行开关

24. 源/漏极(source/drain)的形成步伐可分为那些?

答：①LDD的离子注入（Implant）；

②Spacer的形成； 时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 ③N+/P+IMP高浓度源/漏极(S/D)注入及快速热处置(RTA：Rapid

Thermal Anneal).

25. LDD是什幺的缩写? 用途为何?

答：LDD: Lightly Doped Drain. LDD是使用较低浓度的源/漏极, 以防止组件发生热载子效应的一项工艺.

26. 何谓 Hot carrier effect (热载流子效应)?

答：在线寛小于0.5um以下时, 因为源/漏极间的高浓度所发生的高电场,招致载流子在移动时被加速发生热载子效应, 此热载子效应会对gate oxide造成破坏, 造成组件损伤.

27. 何谓Spacer? Spacer蚀刻时要注意哪些处所？

答：在栅极(Poly)的两旁用dielectric（介电质）形成的侧壁,主要由Ox/SiN/Ox组成.蚀刻spacer 时要注意其CD年夜小,profile(剖面轮廓),及remain oxide(残留氧化层的厚度)

28. Spacer的主要功能?

答：①使高浓度的源/漏极与栅极间发生一段LDD区域;

②作为Contact Etch时栅极的呵护层.

29. 为何在离子注入后, 需要热处置( Thermal

Anneal)的工艺?

答：①为恢复经离子注入后造成的芯片概况损伤; 时间：二O二一年七月二十九日

时间：二O二一年七月二十九日 ②使注入离子扩散至适当的深度;

③使注入离子移动到适当的晶格位置.

30. SAB是什幺的缩写? 目的为何？

答：SAB：Salicide block, 用于呵护硅片概况,在RPO (Resist Protect Oxide) 的呵护下硅片不与其它Ti,

Co形成硅化物(salicide)

31. 简单说明SAB工艺的流层中要注意哪些?

答：①SAB 光刻后（photo）,刻蚀后(etch)的图案（特别是小块区域）.要确定有完整的包覆（block）住必需被包覆（block）的处所.

②remain oxide (残留氧化层的厚度).

32. 何谓硅化物( salicide)?

答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一般来说是用来降低接触电阻值（Rs, Rc）.

合集下载

半导体ar名词解释

半导体ar名词解释

半导体ar名词解释

半导体（Semiconductor）是一种起关键作用的物质，常用于电子器件的制造过程中。它具有介于导体和绝缘体之间的导电性能，可以根据外部电场和电流进行调控。半导体材料由于其独特的电性能和可控性，被广泛应用于各种电子设备和技术中。

半导体的电子特性来源于其晶体结构。在半导体内部，原子被安排成特定的晶格结构，其中原子之间形成了共价键。共价键是由原子的价电子（最外层的电子）共享而形成的，它们对电流的流动具有阻碍作用。然而，当半导体获得能量，如温度升高或受到外部电场的作用时，一部分共价键中的电子会被激发到导带上，形成自由电子。此时，半导体就具有了导电性。

半导体的导电性质也可以通过杂质（施主和受主）来调控。杂质是在半导体晶体中插入的少量杂原子。施主杂质通常是具有比半导体原子价电子数更多的元素，如磷（P）或砷（As），它们会在半导体晶格中替代原子的位置。由于这些施主杂原子可以提供更多的自由电子，所以它们被称为N型材料，即负性半导体。相反，受主杂质通常是具有比半导体原子价电子数更少的元素，如硼（B）或铝（Al），它们会在半导体晶格中替代原子的位置。这些受主杂原子可以吸引和俘获自由电子，因此被称为P型材料，即正性半导体。

半导体材料的独特性质使其成为现代电子器件的核心组成部分。例如，大多数计算机芯片和集成电路板都是基于半导体材料制造的。在这些设备中，半导体器件（如晶体管）被用于控制和放大电流，实现逻辑运算、存储和通信等功能。半导体还用于制造太阳能电池、光电二极管、激光器、发光二极管和传感器等各种光电子器件。此外，半导体在通信、汽车、医疗器械和航空航天等领域中也扮演着重要角色，促进了现代社会和科技的发展与进步。

在半导体技术的发展过程中，人们不断研究和探索着新的半导体材料和制造方法。例如，砷化镓（GaAs）、氮化硅（Si3N4）、氮化镓（GaN）等宽禁带半导体材料的应用正在逐渐增加。同时，纳米技术和量子技术的发展也为半导体技术的进一步突破提供了新的可能性。这些新材料和技术的引入将进一步提升半导体器件的性能、可靠性和节能性，推动科技和产业的快速发展。

半导体名词解释

半导体名词解释

四川洪芯微科技有限公司

1 1) Acetone 丙酮

丙酮是有机溶剂的一种，分子式为CH3COCH3

性质：无色，具剌激性薄荷臭味的液体

用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭

毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。

允许浓度：1000ppm

2) Active Area 主动区域

MOS核心区域，即源，汲，闸极区域

3) AEI蚀刻后检查

（1） AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别对产品实施主检或抽样检查。

（2） AEI的目的有四：

提高产品良率，避免不良品外流。

达到品质的一致性和制程的重复性。

显示制程能力的指标。

防止异常扩大，节省成本

（3） 通常AEI检查出来的不良品，非必要时很少做修改。因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低的缺点。

4） Al-Cu-Si 铝硅铜

金属溅镀时所使用的原料名称，通常是称为Target，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝 1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移

5） Alkaline Ions 碱金属雕子

如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。

半导体技术名词解释题

半导体技术名词解释题

半导体技术名词解释题

1、半导体：

半导体指常温下导电性能介于导体与绝缘体之间的材料。

2、本征半导体：

本征半导体是完全不含杂质且无晶格缺陷的纯净半导体。

3、直接带隙半导体：

直接带隙半导体是导带底和价带顶在k空间中处于同一位置的半导体。

4、间接带隙半导体：

间接带隙半导体材料导带底和价带顶在k空间中处于不同位置。

5、极性半导体：

在共价键化合物半导体中，含有离子键成分的半导体为极性半导体。

6、能带、允带、禁带：

当N个原子相互靠近结合成晶体后，每个电子都要受到周围原子势场的作用，其结果是每个N度简并的能级都分裂成N个彼此相距很近的能级，这N个能级组成一个能带。此时电子不再属于某个原子而是在晶体中做共有化运动，分裂的每个能带都称为允带，允带包含价带和导带两种。允带间因为没有能级称为禁带。

7、半导体的导带：

半导体的导带是由自由电子形成的能量空间。即固体结构内自由运动的电子所具有的能量范围。

8、半导体的价带：

价带是指半导体或绝缘体中，在0K时能被电子占满的最高能带。

9、禁带宽度：

禁带宽度是指导带的最低能级和价带的最高能级之间的能。

10、带隙：

带隙是导带的最低点和价带的最高点的能量之差。

11、宽禁带半导体材料：

一般把禁带宽度Eg ≥ 2.3 eV的半导体材料归类为宽禁带半导体材料。

12、绝缘体的能带结构：

绝缘体中导带和价带之间的禁带宽度比较大，价带电子难以激发并跃迁到导带上去，导带成为电子空带，而价带成为电子满带，电子在导带和价带中都不能迁移。

13、杂质能级：

杂质能级是指半导体材料中的杂质使严格的周期性势场受到破坏，从而有可能产生能量在带隙中的局域化电子态,称为杂质能级。

14、替位式杂质：

杂质原子进入半导体硅以后，杂质原子取代晶格原子而位于晶格

点处，称为替位式杂质。

15、间隙式杂质：

杂质原子进入半导体以后，杂质原子位于晶格原子间的间隙位置，称为间隙式杂质。

半导体物理(名词解释)

半导体物理(名词解释)

共有化运动:在半导体中，由于原子之间的相互作用，电子不再局限于某个原子，而是可以在整个晶体中自由运动的现象

能带特点：分裂的每一个能带称为允带。允带间的能量范围称为禁带

内层原子受到的束缚强，共有化运动弱，能级分裂小，能带窄，外层原子受束缚弱，共有化运动强，能级分裂明显，能带宽

价带是指晶体中最低能量的，能带其中的电子通常被束缚在原子或分子中，不能自由移动

导带是指晶体中能量较高的，能带其中的电子可以自由移动并参与导电

禁带是指晶体中价带和导带之间的能量区域，其中不存在允许的电子能量状态

允带是指晶体中允许电子存在的能量状态所组成的能带

本征激发：价带上的电子被激发成为准自由电子，即价带电子激发成为导带电子的过程

有效质量体现了晶格周期性势场的影响

能带底部的有效质量大于零，能带顶部的有效质量小于零

有效质量具有方向性

能带宽，有效质量小，能带窄，有效质量大

空穴:半导体中，由于电子的运动而形成的空位

满带中的电子不导电

施主杂质:为半导体材料提供导电电子的杂质

受主杂质:为半导体材料提供导电空穴的杂质

杂质电离:价电子脱离杂质原子成为自由电子的过程

施主能级：被失主杂质束缚的电子的能量状态（多余电子的杂质能级）

受主能级:被受主杂质所束缚的空穴的能量状态(多余空穴的杂质能级)

N型半导体:依靠导带电子导电的半导体

P型半导体:依靠空穴导电的半导体

浅能级杂质:施主或受主能级离导带底或价带顶很近,杂质电离能很小

深能级杂质:杂质电离能大,施主能级远离导带底,受主能级远离价带顶。

杂质的补偿作用：半导体中同时存在施主杂质和受主杂质时，施主杂质和受主杂质之间有相互抵消的作用

ND＞NA，ND-NA为有效施主浓度

ND＜NA，NA-ND为有效受主浓度

弗伦克尔缺陷:间隙，原子和空位是成对出现的

肖特基缺陷:只在晶体内形成空穴而无间隙原子

空穴和替位原子都是点缺陷

位错是线缺陷

状态密度:在能带中能量E附近，每单位能量间隔内的量子态数