CMOS射频集成电路分析与设计

1

集成电路课程设计

前言

集成电路在当今社会中发挥着越来越重要的作用。也越来越成为衡量一个国家高科技技术水平的重要指标。作为一门重要的课程，集成电路课程设计是电子科学与技术专业要求的实践课程，主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。集成电路设计主要包括以下几个方面。系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

1. 设计需求分析

1.1设计内容及其性能指标要求

器件名称：CMOS三态门器件

要求电路性能指标：

（1） 输出高电平时，|IOH|≤20μA，VOH，min=5V；

（2） 输出底电平时，|IOL|≤4mA，VOL，man=0V；

（3） 输出级充放电时间tr=tf ，tpd＜25ns；

（4） 工作电源5V，常温工作，工作频率fwork=100HZ，最大功耗Pmax＝150mW。

1.2设计指标

1. 独立完成设计三态门芯片的全过程；

2. 设计时使用的工艺及设计规则： MOSIS:mhp_n12；

3. 根据所用的工艺，选取合理的模型库；

4. 选用以lambda(λ)为单位的设计规则；

5. 全手工、层次化设计版图；

6. 达到设计要各项指标要求。

2. 设计实现 2

2.1 三态门芯片简介

所谓三态门（TG）就是一种传输模拟信号的模拟开关。CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成，如下图所示。它的管脚图如图1所示，其逻辑真值表如表1所示：

三态门原理图

图1 三态门芯片管脚图

表1 三态门真值表

EN A Y

1 0 0

1 1 1

0 Z Z

0 Z Z 3

从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成，而反相器也可以由一组互补的增强型场效应管构成。因此，本电路的重点是增强型场效应管的使用。从真值表我们可以看出EN为使能端。当其为1时，输出等于输入，当其为0时，输出为高阻态。

基于ＣＭＯ　Ｓ工艺的射频集成电路ＥＳＤ　

保护研究　

随着工艺特征尺寸的缩小，射频集　成电路承受的静电放电（ＥＳＤ）问题日　趋变得复杂。保护电路与被保护核心　电路的相互影响，已经成为制约射频　集成电路发展的一个障碍。本文主要　研究ＣＭＯＳ工艺下，ＥＳＤ保护电路与　被保护核心电路之间的相互影响的作　用机理，提出研究思路，并对射频集成　电路ＥＳＤ保护电路的通用器件作出评　

价。　１．引言　随着半导体工艺技术的发展，传统　的ＣＭＯＳ工艺生产射频集成电路已经　

成为可能。射频集成电路的特征尺寸　进入到深亚微米尺度，它的一些关键　

参数指标：截止频率、噪声系数、放大　

倍数、信噪比等受外界的影响更加严　重，这直接涉及到射频集成电路功能　能否正常发挥。外界影响最大的因素　是：ＥＳＤ保护电路。传统的模拟电路和　

数字电路，外围的ＥＳＤ保护电路与被　保护核心电路之间相互作用不明显，　当端口的静电高电压和大电流进入芯　

片内部时，保护电路动作，将大电流在　低阻抗的放电通道泄放，同时把放电　电压箝位在安全水平，避免了芯片的　核心电路遭受到热击穿和电失效。而　核心电路在正常工作条件下，ＥＳＤ保　护电路不动作。保护电路的存在对于　核心电路正常工作的影响可以忽略不　计。射频集成电路的性能指标易于受　

一１８一电子世界／２０１１．０６／　北方工业大学信息工程学院鞠家欣姜岩峰鲍嘉明杨兵张晓波　

外部寄生参数的影响，而ＥＳＤ保护电　路自身的寄生电阻和寄生电容对于被　保护射频核心电路的影响，随着工艺　

尺寸的缩小已无法避免，造成射频集　成电路性能和品质因数下降，危害到　

芯片的正常工作：与传统电路相反，射　频核心电路的高频信号变化，带来的　

小信号噪声能够误触发ＥＳＤ保护电　路，造成ＥＳＤ保护电路失效，起不到保　

护电路的作用。这个问题已经成为困　扰射频集成电路设计者的一个带有共　性的棘手难题。因此，研究射频核心被　

保护电路与ＥＳＤ保护电路之间相互作　

用的机理，采取合适的ＥＳＤ防护措施，　是目前ＥＳＤ保护电路设计领域的一个　

传播优秀Word版文档 ，希望对您有帮助，可双击去除！

1 / 320 1 绪论

1.1 发展历史

1.2 现代通信系统概述

1.2.1 通信系统的组成

图1-1 通信系统的功能方框图

1.2.2 数字通信系统

图1-2 数字通信系统的组成

1.2.3 通信信道及其特性

1.2.4 通信信道的数学模型

图1-3 加性噪声信道传播优秀Word版文档 ，希望对您有帮助，可双击去除！

图1-4 带加性噪声的线性滤波信道

图1-5 带加性噪声的线性时变滤波器

1.3 射频电路在系统中的作用与地位

图1-6 射频通信系统示意图

图1-7 射频前端方框图传播优秀Word版文档 ，希望对您有帮助，可双击去除！

1.4 射频电路与微波电路和低频电路的关系

1.4.1 频段划分

1.4.2 电路的寄生效应

1.4.3 电路的设计考虑

1.5 应用

1.5.1 无线局域网 传播优秀Word版文档 ，希望对您有帮助，可双击去除！

图1-8 Prism Duette双频带收发机芯片组的总体结构图14

1.5.2 GSM

1.5.3 WCDMA

1.6 总结

参考文献

2 线性射频电路的基本特性和分析方法

2.1 传输线 传播优秀Word版文档 ，希望对您有帮助，可双击去除！

图2-1 射频电路中常用的均匀传输线

2.1.1 传输线波动方程

图2-2 一小段传输线的等效电路

传播优秀Word版文档 ，希望对您有帮助，可双击去除！

2.1.2 终端接负载的无损传输线

图2-3 以负载处为原点的坐标体系

传播优秀Word版文档 ，希望对您有帮助，可双击去除！

2.1.3 终端接特定负载的无损传输线的工作状态

传播优秀Word版文档 ，希望对您有帮助，可双击去除！

图2-4 短路传输线上电压、电流和输入阻抗的分布图 传播优秀Word版文档 ，希望对您有帮助，可双击去除！

CMOS集成电路的性能及特点

1、功耗低

CMOS集成电路采用场效应管，而且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20uW，动态功耗（在1MHz工作频率时）也仅为几个mW。

2、工作电压范围宽

CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。国产CC4000系列的集成电路，可在3~18V电压下正常工作。

3、逻辑摆幅大

CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。

4、抗干扰能力强

CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。

5、输入阻抗高

CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄荷电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。

6、温度稳定性能好

由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。

7、扇出能力强

扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。