微电子制造工艺技术试卷

微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2022-2022学年第二学期期末考试B卷课程名称：微电子工艺考试形式：开卷考试日期：20年月日考试时长：120分钟课程成绩构成：平时10%，期中%，实验%，期末90%本试卷试题由三部分构成，共4页。

题号得分得分一、简答题（共72分，共12题，每题6分）1、名词解释：集成电路、芯片的关键尺寸以及摩尔定律集成电路：多个电子元件，如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。

关键尺寸：硅片上的最小特征尺寸摩尔定律：每隔12个月到18个月，芯片上集成的晶体管数目增加一倍，性能增加一倍2、MOS器件中使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。

MOS：<100>Si/SiO2界面态密度低；双极：<111>生长快，成本低3、倒掺杂工艺中，为形成p阱和n阱一般分别注入什么离子？为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量？PMOS管一般做在p阱还是n阱中？P阱：注B；N阱：注P。

B离子远比P离子要轻，所以同样注入深度，注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀？质量输运限制CVD：反应速率不能超过传输到硅片表面的反应气体的传输速率。

反应速度限制CVD：淀积速度受到硅片表面反应速度的限制，依赖于温度。

LPCVD工作于低压下，反应气体分子具有更大的平均自由程，反应器内的气流条件不重要，只要控制好温度就可以大面积均匀成膜。

一二三四五六七八九十合计第1页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？多晶硅栅工艺优点：1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟，如何减少RC延迟？办法：1、采用电导率更高的互连金属，如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点，并说明铜金属化面临的三大问题，如何解决这些问题？优点：1、电阻率减少，RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题：1、铜的高扩散系数，有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法：采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺，怎么实现以及有何优势。

华中科技大学光学与电子信息学院考试试卷(A卷)2014～2015学年度第一学期课程名称：微电子工艺学考试年级：2012级考试时间：2015 年1 月28 日考试方式：开卷学生姓名学号专业班级一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题2分，共20分)1、随着器件特征尺寸不断缩小、电路性能不断完善、集成度不断提高，互连线所占面积已成为决定芯片面积的主要因素，互连线导致的延迟已可与器件门延迟相比较，单层金属互连逐渐被多层金属互连取代。

(√)2、采用区熔法进行硅单晶生长时，利用分凝现象将物料局部熔化形成狭窄的熔区，并令其沿锭长从一端缓慢地移动到另一端，重复多次使杂质被集中在尾部或头部，使中部材料被提纯。

区熔法一次提纯的效果比直拉法好，可以制备更高纯度的单晶。

(×)3、缺陷的存在对微电子器件利弊各半：在有源区不希望有二维和三维缺陷，而在非有源区的缺陷能够吸引杂质聚集，使邻近有源区内杂质减少，是有好处的。

(√)4、光刻胶的灵敏度是指完成曝光所需最小曝光剂量(mJ/cm2)，由曝光效率决定(通常负胶比正胶有更高曝光效率) 。

灵敏度大的光刻胶曝光时间较短，但曝光效果较差。

(×)5、无论对于PMOS还是NMOS器件，要得到良好受控的阈值电压，需要控制氧化层厚度、沟道掺杂浓度、金属半导体功函数以及氧化层电荷。

(√)6、半导体掺杂中掺入的杂质必须是电活性的，能提供所需的载流子，使许多微结构和器件得以实现。

掺杂的最高极限由杂质固溶度决定，最低极限由硅晶格生长的杂质决定。

(√)7、离子注入过程是一个平衡过程，带有一定能量的入射离子在靶材内同靶原子核及其核外电子碰撞，逐步损失能量，最后停下来。

(×)8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。

(√)9、等离子体刻蚀的优点是刻蚀速率较高、刻蚀选择性较好和刻蚀损伤较低，缺点是存在各向异性倾向。

电子工艺技术试题电子工艺技术试题一、单项选择题（每题2分，共40分）1. 在电子工艺中，制备薄膜的方法主要包括（）。

A. 电镀法B. 热蒸发法C. 溅射法D. 所有方法都正确2. 在电子组装中，常用的焊接方法是（）。

A. 点焊B. 滚焊C. 插焊D. 所有方法都正确3. 在电子设备生产中，常用的测试方法是（）。

A. X射线检测B. 眼视检查C. 电性能测试D. 所有方法都正确4. 在印刷电路板制造工艺中，以下哪个工艺是用于制备印刷电路板的（）。

A. 曝光B. 印制C. 制板D. 所有工艺都正确5. 以下哪个工艺是指将已制成的半导体芯片连接到外部引脚上的一种技术（）。

A. 封装B. 焊接C. 清洗D. 测试6. 在半导体制造过程中，为了防止杂质进入晶体管内，常使用（）来进行处理。

A. 热退火B. 化学洗净C. 热溅射D. 抛光7. 在电子产品制造中，常用的镀金方法是（）。

A. 热镀金B. 电镀金C. 化学镀金D. 所有方法都正确8. 以下哪个工艺是指将电子元件安装到印刷电路板上的过程（）。

A. 制板B. 焊接C. 插焊D. 封装9. 以下哪个方法是制备集成电路的常用方法（）。

A. 化学气相沉积B. 离子注入C. 溅射D. 所有方法都正确10. 在电子元器件的印刷电路板上，常用的连接方式是（）。

A. 焊接B. 插焊C. 焊盘D. 所有方式都正确二、判断题（每题2分，共20分）1. 电镀法是一种制备薄膜的常用方法。

（）2. 印制是印刷电路板制造过程中的一个环节。

（）3. 热溅射是半导体制造过程中的一种处理方法。

（）4. 制板是将电子元件安装到印刷电路板上的过程。

（）5. 化学气相沉积是制备集成电路的常用方法之一。

（）三、简答题（每题10分，共20分）1. 简述半导体制造过程中的刻蚀技术。

2. 简述印刷电路板制造过程中的制版技术。

四、综合题（共20分）某电子产品的制造过程为：印制→焊接→测试→封装。

请简述每个环节的作用和重要性。

《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点，及其应用领域？(15 ')1)优：互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺：制造工艺复杂、成本高、不易散热3)应用：成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理？(15 ')BOSCH刻蚀为时分复用刻蚀。

1)各自同性刻蚀， SF6 等离子体现各项同性刻蚀，刻蚀循环7-16s；2)保护：C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s；3)刻蚀温度：液氮冷却 40 C；4)电感耦合等离子： ICP 产生等离子体，平板电极加速离子；5)气体切换系统；6)刻蚀掩膜；7)侧壁；8)刻蚀速率。

3、简述光刻的主要工艺步骤，并配图说明？(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时，与热氧化工艺的不同之处是？(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体，而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中需消耗掉一部分衬底中的硅；2)CVD法德反应发生在 SiO2膜表面，膜厚与时间始终成线性关系。

而在热氧化法中，一旦SiO2膜形成后，反应剂必须穿过 SiO2膜，反应发生在 SiO2/Si界面上；3)CVD 法温度较低，但膜质量较差，通常需经增密处理，而热氧化法湿度高，SiO 结构致密，掩膜性能良好。

5、参考PMO晶体管的制造工艺流程，绘制NMOS!体管的制造工艺流程，并给予简要说明。

(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层，也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。

1、在相图上画出1100度和1150度的温度线，其与液相线的交点就是液相中的物质浓度，与固相线的交
点就是固相中的物质浓度。

锗的浓度从右向左读。

答：在1100℃的平衡态，熔融部分中锗的浓度为84.5%原子含量；在1150℃的平衡态，凝固部分中锗的浓度为41.9%原子含量。

2、二氧化硅里面氧扩散浓度的计算
3、算完第一步，再算第二步
4、答：
当离子速度方向平行于主晶轴时，离子会行进很长距离，在沟道内产生许多近似弹性、掠射性的碰撞，注入分布产生长的拖尾。

措施：采用偏离轴注入，典型的角度为7&#730;；或者通过高剂量Si、F、Ar离子注入预非晶化。

5、1、杂质激活
2、消除晶格损伤
6、分别算就可以了
7、由蒸汽压-温度曲线得到初步的温度和蒸汽压值，然后代入演算一下数值是否符合。

8、答：
二氧化硅的湿法腐蚀：
腐蚀液配方：6:1，10:1，20:1 (水：HF，体积比)；
硅的腐蚀剂为HF与HNO3和水的混合物：
反应历程：先使硅氧化，然后腐蚀二氧化硅。

9、答：p阱倒掺杂诸如离子的能量明显低于n阱。

这主要是取决于注入成分的质量显著不同。

硼的原子
量为11，比磷的原子量31相比只有1/3。

所以注入硼所需要的能量只相当于注入磷的能量的三分之一，可以得到同样的结深。

从书中图5.9(A)、(B)也可以得到同样的结论。

10、化学方程式没有表示温度的扣分
11、考试以基本概念的正确与否为主要的判分依据，解题的方法要正确。

数值允许有偏差。

《微电子工艺原理和技术》复习题一、填空题1.半导体集成电路主要的衬底材料有单元晶体材料⎽Si⎽、⎽Ge⎽和化合物晶体材料⎽GaAs⎽、⎽InP⎽；硅COMS集成电路衬底单晶的晶向常选（100）；TTL集成电路衬底材料的晶向常选（111）；常用的硅集成电路介电薄膜是⎽SiO2⎽、⎽Si3N4；常用的IC互连线金属材料是⎽Al⎽⎽、⎽Cu⎽。

2.画出P型（100）、（111）和N型（100）、（111）单晶抛光硅片的外形判别示意图。

3.硅微电子器件常用硅片的三个晶向是：（100）⎽、（111）、（110）画出它们的晶向图。

4.⎽⎽热扩散⎽⎽和⎽离子注入⎽是半导体器件的最常用掺杂方法。

⎽P⎽、⎽⎽As⎽⎽⎽是Si常用的施主杂质；⎽⎽⎽B⎽⎽⎽⎽是Si常用的受主杂质；⎽Zn⎽⎽⎽是GaAs常用的P型掺杂剂；⎽⎽⎽Si⎽⎽⎽⎽是GaAs常用的N型掺杂剂。

5.摩尔定律的主要内容是：⎽晶体管特征尺寸每三年减小到约70%，30年内有效，也可表示为，集成电路的特征尺寸每三年缩小30%；集成度每三年翻二翻；集成电路工艺每三年升级一代；逻辑电路的速度每三年提高30%。

6. 集成电路用单晶硅的主要制备方法是⎽提拉法⎽和⎽区熔法⎽⎽⎽。

7.半导体材料的缺陷主要有点缺陷、位错、层错、孪晶。

8. 半导体晶体的晶胞具有⎽⎽立方⎽⎽⎽⎽⎽对称性， Si、Ge 、GaAs 晶体为⎽金刚石⎽⎽结构。

用⎽⎽密勒指数⎽⎽⎽h，k，l 表示晶胞晶面的方向。

9.电子和空穴是半导体的主要载流子，N型半导体中⎽电子⎽浓度高于⎽空穴⎽⎽⎽浓度，而P型半导体中⎽空穴⎽⎽浓度高于⎽电子浓度，⎽本证⎽半导体中的两种载流子浓度相等。

10. 半导体单晶材料中的电子能级由于价电子的共有化分裂成能带，价带是⎽0 K 条件下被 电子填充的能量最高的能带，导带是0 K 条件下未被电子填充的能量最低的能带 ，导 带底与价带顶之间称禁带。

施主能级靠近⎽导带底⎽⎽，受主能级靠近⎽价带顶⎽。

微电子工艺复习题目（精选）第一单元3比较硅单晶锭CZ、MCZ和FZ三种生长方法的优缺点？答：CZ法工艺成熟可拉制大直径硅锭，但受坩锅熔融带来的O等杂质浓度高，存在一定杂质分布，因此，相对于MCZ和FZ法，生长的硅锭质量不高。

当前仍是生产大直径硅锭的主要方法。

MCZ法是在CZ技术基础上发展起来的，生长的单晶硅质量更好，能得到均匀、低氧的大直径硅锭。

但MCZ设备较CZ设备复杂得多，造价也高得多，强磁场的存在使得生产成本也大幅提高。

MCZ法在生产高品质大直径硅锭上已成为主要方法。

FZ法与CZ、MCZ法相比，去掉了坩埚，因此没有坩埚带来的污染，能拉制出更高纯度、无氧的高阻硅，是制备高纯度，高品质硅锭，及硅锭提存的方法。

但因存在熔融区因此拉制硅锭的直径受限。

FZ法硅锭的直径比CZ、MCZ法小得多。

6硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？答：从硅气相外延工艺原理可知，硅外延生长的表面外延过程是外延剂在衬底表面被吸附后分解出Si原子，他迁移到达结点位置停留，之后被后续的Si原子覆盖，该Si原子成为外延层中原子。

因此衬底表面“结点位置”的存在是外延过程顺利进行的关键，如果外延衬底不是准确的（100）或（111）晶面，而是偏离一个小角度，这在其表面就会有大量结点位置，所以，硅气相外延工艺采用的衬底通常偏离准确的晶向一个小角度。

8异质外延对衬底和外延层有什么要求？对于B/A型的异质外延，在衬底A上能否外延生长B，外延层B 晶格能否完好，受衬底A与外延层B的兼容性影响。

衬底与外延层的兼容性主要表现在三个方面：其一，衬底A与外延层B两种材料在外延温度不发生化学反应，不发生大剂量的互溶现象。

即A和B的化学特性兼容；其二，衬底A与外延层B的热力学参数相匹配，这是指两种材料的热膨胀系数接近，以避免生长的外延层由生长温度冷却至室温时，因热膨胀产生残余应力，在B/A界面出现大量位错。

微电子制造工艺题
简介
本文档旨在探讨微电子制造工艺相关的题目。

微电子制造工艺是指用于制造集成电路（IC）和其他微电子器件的过程和技术。

以下是一些与微电子制造工艺相关的题目。

题目一：光刻工艺
请简要描述光刻工艺在微电子制造中的应用和原理。

题目二：薄膜沉积工艺
请解释薄膜沉积工艺在微电子制造中的作用，以及其常用的方法和步骤。

题目三：离子注入工艺
请阐述离子注入工艺在微电子制造中的原理和应用，并说明其
优缺点。

题目四：等离子刻蚀工艺
请解释等离子刻蚀工艺在微电子制造中的作用和原理，以及其
常见的类型和应用领域。

题目五：封装和测试工艺
请简要描述微电子封装和测试的步骤和工艺流程，并介绍常用
的封装方法和测试技术。

结论
本文提供了一些与微电子制造工艺相关的题目，包括光刻工艺、薄膜沉积工艺、离子注入工艺、等离子刻蚀工艺以及封装和测试工艺。

这些题目可以用于进一步研究和了解微电子制造工艺的原理和
应用。