当前位置：文档之家 › 华中科技大学电子技术基础试卷五

华中科技大学电子技术基础试卷五

  • 格式：doc
  • 大小：476.00 KB
  • 文档页数：7

模拟与数字电子技术基础硕士研究生
入学考试试卷及参考答案
试卷五及参考答案
试卷五
一、（12分）在图1所示的放大电路中，已知三极管的V 7.0V ,k 8.0,40BE be =Ω==γβ。

1. 求静态工作点(BQ I 、CQ I 、CEQ V )； 2. 画出中频区的小信号等效电路；
3. 求中频源电压增益s o Vs V V A
=。

图1
二、（16分）由差分放大器和运算放大器组成的反馈放大电路如图2所示。

试解答下列问题：
1．设V 7.0V V V BE3BE2BE1===，当v i =0V 时，?V C1=?V C2=
图2
2．要使由v o 到b 2点的反馈为电压串联负反馈，则C 1和C 2点应分别接至运算放大器
A 的哪一个输入端(在图中用+、－号标出)；
3．设A 为理想运算放大器，引入电压串联负反馈后的闭环电压增益i o Vf v v =A 是多大？
4．若要引电压并联负反馈，则C 1、C 2点又应分别接至运算放大器的哪个输入端(在图中标出)？R f 应改接到何处？若R f 、R b2数值不变，则i o Vf v v =A 是多大？
三、（10分）电路如图3所示，设运算放大器是理想的，试求输出端V O 的电压值。

图3
四、（12分）电路如图4 a 所示，输入信号l v 为矩形波，如图4 b 所示。

假设A 1、A 2
为理想运算放大器，且其最大输出电压辐度为V 10±，当t =0时，电容C 上的初始电压为零。

1．当ms 1=t 时，求?O1=v
2对应于1v 的波形，分别画出O1v 及O2v 的波形，并标明波形幅值。

图4
五、（15分）数字电子技术基础题 1．填空题
(1) 已知1v 、O1v 、O2v 波形如图5a 中所示，则I 为 电路，II 为 电路；
(2) 图5b 、c 为门电路的 曲线，其中图b 对应的器件为 ，图c 对应的器件为 。

2. 已知：TTL 与非门输出高电平V OH =
3.5V ，输出低电平V OL =0.2V ，带拉电流负载最大值μA 400OH -=I 带灌电流负载最大值m A 12OL -=I ；发光二极管导通电压V D =1.5V ，m A 1510m A D ≤≤I 。

欲驱动发光二极管，接成如图5d 所示电路。

估算电路中R 的取值范围。

3．电路和输入波形分别如图5e、f、所示。

在t1~t2时间内，试对应信号E1、E2和E3波形画出F点的波形图。

图5
3线译码器74138功能表如表6-1所示，八选一数据选择器74151功能
六、（11分）8
表如表6-2所示。

试用一片74138和一片74151实现两个3位二进制数A、B的比较。

要求：A=B时，输出F=1；否则，输出F=0。

在图6基础上画出连线图，并标出使电路正常工作时有用信号的电平。

表6-1 74138功能表
*B 22A G G G +=
表6-2 74151功能表
图6
七、（12分）异步清零同步置数的同步二进制计数器74161的功能表如表7所示。

由74161和边沿JK 触发器组成的可编程计数器如图7所示，该电路改变预置数ABCDE 即可改变可编计数器的模。

1．试说明模的变化范围；
2．已知时钟信号CP 的频率为f o ，当ABCDE=10100时，推导输出信号Q 4的频率表达式。

表7 74161功能表
图7
八、（12分）电路如图8所示，已知，由555定时器组成的电路中Ω==71.5k 21R R ，F 0.01C μ=，D 为理想二极管，理想运算放大器A 供电电压为V 15±，其他参数如图12.1.8所示。

1．分别说明555定时器（I ）、555定时器（II ）构成什么电路； 2．画出C v 、A v 和O v 各点的输出波形(标明电压值)；
3．计算输出波形O v 的周期。

图8
试卷五参考答案
一、
1．m A 65.1CQ ≈I A 40BQ μ≈I V 4.5CEQ ≈V 2．等效电路（略）
3．1.4Vs -≈A
二、
1．V 5C2C1≈=V V 2．c 1接“－”，c 2接“+” 3．A VF =10
4．c 1接“+”，c 2接“－”，R f 由输出端接至b 1 9VF -≈A
三、V 3O1-=V V 4O2=V V 5O =V 四、
1．v O1=1V
2．波形见图A4
图A4
五、 1．（1）单稳态触发器，T '触发器
（2）电压传输特性，TTL 反相器，CMOS 反相器 2．Ω≤≤Ω330R 275 3．F 的波形见图A5
图A5
六、Y i =D i ，F=W ，S 2S 1S 0=a 2a 1a 0 CBA=b 2b 1b 0，G 1=5V ，A 2G =B 2G =0V E =0V
七、
1．320≤≤N 2．22o Q4f f =
八、
1．555（I ）组成多谐振荡器 555（II ）组成施密特触发器 2．v C 、v A 及v O 的波形见图A8 3．v O 的周期T =1 ms。

合集下载

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年

数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。

参考答案:错误2.某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为【图片】，则输出序列为。

【图片】参考答案:1011013.JK触发器有使输出不确定的输入条件。

参考答案:错误4.所有触发器的建立时间都不为零。

参考答案:正确5.由或非门构成的基本SR锁存器在S=1、R=0时，将使锁存器进入置位状态。

参考答案:正确6.锁存器和触发器都属于双稳态电路，它们存在两个稳定状态，从而可存储、记忆1位二进制数据。

对吗？参考答案:正确7.CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL 。

参考答案:极低；增加；很大；高8.74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为【图片】）？参考答案:输入端接低于0.8V的电源_输入端接同类与非门的输出低电平0.2V_输入端接地_输入端到地之间接10kΩ的电阻9.下列哪些CMOS门可以将输出端并接使用？参考答案:漏极开路（OD）输出_三态（TS）输出10.根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。

参考答案:正确11.下图各个CMOS电路中，V IL、V IH分别为输入低、高电平。

指出输出高电平的电路有。

参考答案:_12.传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。

参考答案:正确13.按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。

对吗？参考答案:正确14.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为。

华中科技大学数电试题

华中科技大学数电试题

数字电子技术基础试卷(本科)及参考答案试卷七一、选择题（每小题2分，共16分）6．TTL与非门在电路中使用时，多余输入端的处理一般是（）。

a. 悬空b. 通过一合适电阻接地c. 通过一合适电阻接电源7．欲用两输入与非门构成一个二—十进制译码器，最少要用（）两输入与非门。

a. 16b. 20c. 28d. 448．用六管静态存储单元构成1024bit的RAM，如果输出为Y1Y2，则地址为（），MOS管的个数为（）。

a. A0~ A7b. A0~ A8c. A0~ A9d. 4096e. 6144f. 8192七、（15分）设计一个将余3BCD码转换为余3循环BCD码（修改的格雷码，“0”的码组为“0010”）的码制变换电路。

画出用与非门组成的逻辑电路图。

八、（15分）试用74161和尽量少的门电路设计一个秒计数器，（在60秒时产生分进位信号）。

试卷七参考答案一、6．c7．d8．b，e七、1．设输入为A、B、C、D，输出为W、X、Y、Z，余3 BCD码转换为余3循环BCD 码如表A7所示。

表A7用卡诺图化简得输出的逻辑函数表达式分别为A W =，B A B A X ⋅=，C B C B Y ⋅=，D C D C Z ⋅=2．逻辑电路图（略）八、1．秒计数器应为BCD 码60进制计数器，即个位为10进制计数器，十位为6进制计数器。

当个位计到9时，再来一个脉冲，个位回0，十位进行加1计数。

因此，个位计到9产生置数信号，并控制高位片的使能输入端，在下一个CP 的上升沿来后，个位清零，同时使十位加1。

秒计数器如图A8所示，C 为在60秒时产生分进位信号。

图A8试卷八及参考答案试卷八一、（12分）二极管电路如图1所示，试分析判断D 1、D 2导通、截止情况。

假设D 1、D 2为理想二极管，求AO 两端电压V AO 。

O图1七、（15分）1．将逻辑函数BD C B C AB Y +++=写成与非—与非式； 2．写出CD C B A Y ++=)(的反演式；3．组合逻辑电路和时序逻辑电路有什么区别？有什么联系？ 4．将下列十进制数转换为二进制数和二—十进制BCD 码：（1）10 （2）5985．一个n位D/A转换器，可以达到的精度为多少？若一D/A转换器满刻度输出电压为10V，当要求1mV的分辨率时，输入数字量的位数n至少应为多少？八、（12分）图8所示是一双相时钟发生器。

华中科技大学《831电子技术基础》历年考研真题专业课考试试题

华中科技大学《831电子技术基础》历年考研真题专业课考试试题


L1、L2是两个水泵；A、B、C是三个水位检测器； 当水位检测器检测到有水时，输出为低电平； 当水位在C时，L1、L2都停止工作； 当水位在B以上在C以下，L1工作，L2不工作； 当水位在A以上在B以下，L2工作，L1不工作； 当水位在A一下，L1、L2都工作； 要求： 1、规划输入输出； 2、画出真值表； 3、写出输入输出件的函数表达式，并化简中科技大学831电子技术基础考研 真题（回忆版）
2011年华中科技大学831电子技术基础考研 真题（回忆版）
2010年华中科技大学831电子技术基础考研 真题（回忆版）
2007年华中科技大学431电子技术基础考研 真题
2006年华中科技大学456电子技术基础考研 真题
2005年华中科技大学448电子技术基础考研 真题
2004年华中科技大学462电子技术基础考研 真题
2003年华中科技大学457电子技术基础考研 真题
2002年华中科技大学442电子技术基础考研 真题
数电第三题：
标准三角波A经过第一个电路变成方波B； 第二个电路，输入B四个方波脉冲后，输出C的一个方波脉冲； C经过第三个电路变成一个稍微延时了的方波脉冲，并且脉宽也变 了。 三角波变成方波是用什么电路实现的。（因为三角波变成方波有一 些延迟，所以，肯定是用施密特触发器） 第二个波形转换用什么方法实现的？请用2个Jk触发器和少量逻辑 门电路实现，并且画出电路的状态图和状态表。（个人觉得是脉冲计数 器） 第三个电路应该是什么电路？请用555设计该电路。延时时长为 0.1ms，D的脉宽为0.5ms。（个人认为是单稳态触发器）
目 录
2015年华中科技大学831电子技术基础考研真题（回忆版） 2014年华中科技大学831电子技术基础考研真题 2013年华中科技大学831电子技术基础考研真题（回忆版） 2012年华中科技大学831电子技术基础考研真题（回忆版） 2011年华中科技大学831电子技术基础考研真题（回忆版） 2010年华中科技大学831电子技术基础考研真题（回忆版） 2007年华中科技大学431电子技术基础考研真题 2006年华中科技大学456电子技术基础考研真题 2005年华中科技大学448电子技术基础考研真题 2004年华中科技大学462电子技术基础考研真题 2003年华中科技大学457电子技术基础考研真题 2002年华中科技大学442电子技术基础考研真题
电子技术基础(数字部分)华中科技大学 练习题

电子技术基础(数字部分)华中科技大学 练习题

课程名称：数字电子技术 1一、 选择题：在下列各题中，将你认为正确的答案代码填入题末括号内(本大题共15小题，每小题2分，总计30分)1、数／模转换器的分辨率取决于（ A ）。

A 、输入数字量的位数，位数越多分辨率越高；B 、输出模拟电压U O 的大小，U O 越大，分辨率越高；C 、参考电压U REF 的大小，U REF 越大，分辨率越高；D 、运放中反馈电阻的大小，电阻越大，分辨率越高 ２、图2-1所示电路是（ B ） 。

A ．无稳态触发器B ．单稳态触发器C ．双稳态触发器D ．多谐振荡器CQQ 1Q 0D 0Q 0Q 1Q 1J 1K 11图2-1 图2-2 3、计数器如图示， Q1Q0原 状 态 为“0 0”， 送 一 个 C 脉冲后的新 状 态 为（ A ）。

A ． “0 1” Ｂ． “1 1” Ｃ．“1 0” Ｄ．“０0”4、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（ B ）可转换为4位并行数据输出。

A 、8msB 、4msC 、8µsD 、4µs 5. 下列数中,最大的数是 （ D ）。

A ．( 65 ) 8 B ．( 111010 ) 2 C ．( 57 ) 10 D ．( 3D ) 16 6. 容量为8k ×16位的ROM 共有（ A ）条地址线。

A ．13 B ．14 C ．15 Ｄ．１２ 7. 串行加法器的进位信号采用（B ）传递，并行加法器的进位信号采用（ ）传递。

A ． 超前，逐位 B ． 逐位，超前 C ．逐位，逐位 D ．超前，超前 8. 不适合对高频信号进行A/D 转换的是（C ）。

A 并联比较型B 逐次逼近型C 双积分型D 不能确定 9、存储8位二进制信息要 D 个触发器。

A.2B.3C.4D.8 10．以下代码中为无权码的为( C,D )。

A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11.一门电路的输入端A 、B 和输出端F 的波形如图1-11所示，则该门电路为( D ) A.与门 B.或门 C.与非门 D.或非门图1-11 图1-1212. 如图1-12所示逻辑电路中，已知A为1态，当C时钟脉冲到来后，JK触发器具备( B )功能。