下载文档原格式
计数器的工作原理
计数器是一种电子设备，用于计算和记录输入信号的次数或频率。
它可以按照规定的步进值递增或递减，并在达到设定值时反馈相应的信号。
计数器通常由触发器和逻辑门构成。
触发器是存储数据的元件，可以保持两个稳定状态：高电平（1）和低电平（0）。
逻辑门是处理输入信号的逻辑电路元件，常见的有与门、或门和非门。
当输入信号触发计数器时，触发器开始计数。
计数器根据设定的步进值，递增或递减触发器中的数值。
当触发器中的数值达到设定值时，计数器将反馈一个信号，通常是一个电平变化或触发另一个逻辑电路的操作。
计数器的工作原理可以简单描述为以下几个步骤：
1. 初始化：将计数器的触发器清零，确保初始状态为零。
2. 输入信号检测：当输入信号到达计数器时，触发器开始接收并处理信号。
3. 计数操作：根据输入信号的特性，计数器递增或递减触发器中的数值。
4. 达到设定值：计数器持续计算触发器中的数值，直到达到设定的值。
5. 反馈信号：当触发器中的数值与设定值相等时，计数器将反馈一个信号，通常用于触发其他操作。
计数器可应用于许多领域，如计时器、频率测量、物料计数等。
通过调整计数器的步进值和设定值，可以实现不同的计数需求。
计数器的工作原理
计数器是一种能够记录和计算输入信号的电子设备。
它可以根据输入信号的变化，将对应的数字进行递增或递减，实现计数的功能。
计数器一般由触发器、逻辑门和反馈电路组成。
触发器是计数器的核心元件，它能够存储一个或多个比特的二进制数字。
逻辑门用于控制触发器之间的连接方式，以及触发器的状态转换条件。
反馈电路会使计数器在达到特定条件时回到初始状态，实现循环计数。
计数器工作的基本原理是：根据输入信号的上升或下降沿，在触发器之间传递和转换数据。
当输入信号的状态发生变化时，逻辑门会判断当前触发器的输出值，并根据预设的逻辑条件确定是否进行状态转换。
如果触发器满足条件，它会更新自身的状态，并将数据传递给下一个触发器，以实现数字的递增或递减。
计数器可以分为同步计数器和异步计数器两种。
同步计数器的各个触发器是同时更新状态的，而异步计数器的触发器是按照特定的顺序进行状态更新的。
同步计数器具有高速度和较简单的设计，适用于信号变化频率较高的场景，而异步计数器适用于复杂计数场景，可以实现多种不同的计数序列。
除了基本的计数功能，计数器还可以实现其他扩展功能，如预设初始值、计数方向控制、并行加载数据等。
计数器广泛应用
于各种电子设备和系统中，如时钟电路、频率计数器、电子游戏、计时器等。
计数器计算原理
计数器是一种用于计算和存储输入脉冲信号数量的电子器件。
它通常由触发器和逻辑电路组成，以便能够进行二进制计数。
计数器的原理基于触发器的工作原理。
触发器是一种时序电路，可以存储和传递数据。
常见的触发器有D触发器、JK触发器
和T触发器。
触发器的输出可以反馈到输入，形成闭环，实
现存储和传递数据的功能。
计数器的工作过程如下：当输入脉冲信号到达计数器时，触发器的状态会按照逻辑电路的设计进行改变。
每当触发器状态发生改变时，计数器的值就会增加或减少一个单位。
例如，一个
4位二进制计数器可以计数从0到15的十进制数字。
计数器可以通过逻辑电路的设计实现不同的计数模式。
常见的计数模式有正向计数、逆向计数、同步计数和异步计数等。
在正向计数模式下，计数器的值按照递增顺序依次增加；在逆向计数模式下，计数器的值按照递减顺序依次减少。
同步计数指的是计数器在接收到外部触发信号时才进行计数，而异步计数则是指计数器可以随时接收到触发信号进行计数。
总之，计数器通过触发器和逻辑电路的协同工作，能够实现对输入脉冲信号数量的计数和存储。
它在数字电路和计算机系统中有着广泛的应用。
什么是电子电路中的计数器电子电路中的计数器是一种重要的数字电路元件，用于记录输入脉冲信号的个数，并将结果以数字形式输出。
计数器常见于各种电子设备中，如时钟、计时器、计步器等。
本文将介绍电子电路中的计数器的基本原理、分类以及应用。
一、计数器的原理计数器的原理基于时钟信号和触发器的工作特性。
计数器的核心是一组触发器，通过连接触发器的输入和输出，以及时钟信号的输入，实现输入脉冲计数的功能。
当计数器接收到一个时钟信号时，触发器状态会根据输入信号的变化而改变，从而实现计数功能。
计数器有两个基本状态：复位状态和计数状态。
在复位状态下，计数器的值被清零；在计数状态下，计数器会根据输入信号的个数自动增加。
二、计数器的分类计数器可以按照不同的标准进行分类。
常见的分类方式有以下几种：1.同步计数器与异步计数器同步计数器是指各个触发器的时钟输入信号完全相同，所有触发器在同一个时钟脉冲上沿同时工作。
异步计数器则是各个触发器的时钟输入信号相互独立，触发器在不同的时钟脉冲上沿工作。
同步计数器的优点是工作稳定，同步性好，适用于频率较高的计数器应用；异步计数器则适用于频率较低的计数器应用。
2.二进制计数器与十进制计数器二进制计数器是指计数器的输出以二进制形式表示，十进制计数器则是指计数器的输出以十进制形式表示。
二进制计数器的输出位数通常是2的幂次，而十进制计数器的输出位数通常是10的幂次。
3.向上计数器与向下计数器向上计数器在计数过程中，计数值依次递增；向下计数器则是计数值依次递减。
向上计数器和向下计数器可以通过加法和减法电路实现。
三、计数器的应用计数器在各种电子设备中有广泛的应用。
以下列举了一些常见的计数器应用：1.时钟和计时器计数器常见于时钟和计时器电路中。
通过使用计数器，可以实现各种时间间隔的测量和记录。
例如，计数器可以用于显示秒、分钟、小时等时间单位，或者用于精确计时和定时功能。
2.频率测量计数器可以用于测量输入信号的频率。
计数器的原理
计数器是一种电子电路，用于计数和记录输入的事件或信号的次数。
它由触发器和逻辑门组成，并通过时钟信号来控制其计数动作。
一个简单的计数器通常由多个触发器级联连接而成。
每个触发器都有两个稳定的输出状态，分别表示0和1。
当时钟信号上升沿到来时，触发器接收输入信号，并根据触发器的特性决定是否改变其输出状态。
触发器的输出状态会传递给下一个触发器作为输入。
计数器的计数方式有两种：二进制计数和BCD（二进制编码十进制）计数。
二进制计数器按照二进制数进行计数，例如从0000到1111。
BCD计数器是一种特殊的二进制计数器，可以按照十进制数进行计数，例如从00到99。
计数器可以实现多种计数模式，如正向计数和逆向计数。
在正向计数模式下，计数器按照从0递增到最大计数值的顺序进行计数。
在逆向计数模式下，计数器按照从最大计数值递减到0的顺序进行计数。
计数器还可以根据特定条件进行计数操作的控制，例如仅在满足某个条件时进行计数，或者在满足某个条件后暂停计数。
这些控制逻辑通常由逻辑门和其他辅助电路实现。
总之，计数器是一种用于计数和记录事件次数的电子电路。
它
利用触发器和逻辑门实现计数操作，并通过时钟信号和控制逻辑来控制计数器的计数方式和模式。
计数器的工作原理计数器是一种常见的数字电路，用于对输入信号进行计数和记录。
它在数字系统中起着至关重要的作用，能够实现对信号的计数、记录和控制。
本文将对计数器的工作原理进行详细介绍，希望能帮助读者更好地理解和应用计数器。
计数器的基本原理是利用触发器和逻辑门构成的数字电路来实现对输入信号的计数和记录。
触发器是计数器的核心元件，它能够存储一个比特的信息，并根据时钟信号进行状态的转换。
而逻辑门则用来控制触发器的状态转换，从而实现对输入信号的计数和记录。
在一个简单的二进制计数器中，通常会采用多个触发器和逻辑门构成一个计数器模块。
当输入信号到达时，逻辑门会对触发器的状态进行控制，使得触发器按照一定的规律进行状态转换，从而实现对输入信号的计数。
当计数器达到规定的计数值时，可以输出一个脉冲信号，用来控制其他数字系统的工作。
除了二进制计数器外，还有很多其他类型的计数器，如BCD计数器、同步计数器、异步计数器等。
它们在结构和工作原理上都有所不同，但基本的工作原理都是利用触发器和逻辑门构成的数字电路来实现对输入信号的计数和记录。
计数器在数字系统中有着广泛的应用，例如在计时器、频率计、分频器等电路中都会用到计数器。
它能够实现对信号的计数和记录，从而实现对数字系统的控制和调节。
在数字逻辑电路设计中，计数器也是一个非常重要的组成部分，能够实现对数字信号的处理和控制。
总的来说，计数器是一种重要的数字电路，能够实现对输入信号的计数和记录。
它的工作原理基于触发器和逻辑门构成的数字电路，能够实现对输入信号的计数和控制。
计数器在数字系统中有着广泛的应用，是数字逻辑电路设计中的重要组成部分。
希望本文对读者能够有所帮助，更好地理解和应用计数器。
计数器原理
计数器是一种电子设备或电路，用于记录发生的事件次数。
它根据特定的输入脉冲计数器，每次接收到一个脉冲时，
计数器的值就会增加。
计数器可以用于各种应用，如频率计，计时器和位置计数器等。
计数器的原理基于二进制数制和触发器技术。
一般情况下，计数器由多个触发器组成，每个触发器可以存储一个二进
制位。
计数器的输出由多个触发器的状态组成，每个触发
器的状态取决于上一个触发器的状态和输入脉冲的边沿。
在一个简单的二进制计数器中，每个触发器的输出连接到
下一个触发器的输入。
当输入脉冲触发计数器时，每个触
发器的状态将按照二进制规律（从0到1，从1到0）进行变化。
例如，一个4位计数器可以表示0-15之间的数字。
当计数器的值达到最大值（二进制1111）时，它将归零并
重新开始计数。
根据需要，计数器可以是同步的或异步的。
同步计数器的
所有触发器在一个时钟脉冲到达时都会同时更新。
异步计
数器的每个触发器则根据上一个触发器的状态独立地进行
更新。
计数器还可以通过其他逻辑电路来实现特定的功能。
例如，一个预定的计数器可以在计数值达到某个特定值时触发外
部事件，或者在特定条件下停止计数。
总之，计数器通过接收输入脉冲来记录事件次数，并以二进制形式显示计数值。
它是电子领域中常见的基础组件，广泛应用于各种计数和测量应用中。
计数器原理概述计数器是一种常用的电子器件，用于计算和记录事件的次数。
计数器原理是指计数器的工作原理和基本算法。
本文将介绍计数器的基本原理、工作方式和各种类型的计数器。
基本原理计数器基于二进制算法工作，使用触发器来存储和更新计数的状态。
每次计数时，触发器的状态会根据输入信号的波形变化而变化，从而完成计数的功能。
计数器的输出可以是二进制的数字，也可以是其他形式的信号，如脉冲、电压等。
工作方式计数器通常由多个触发器级联组成，这些触发器按照特定的顺序和逻辑连接在一起。
每个触发器都有一个时钟输入端，接收时钟信号来更新计数器的状态。
当时钟信号的边沿到达时，触发器会根据输入信号的状态更新自身的状态，并将结果传递给下一个触发器。
通过时钟信号的不断更新，计数器可以在不断计数的过程中保持稳定。
计数器可以采用同步计数和异步计数两种方式。
在同步计数中，所有触发器都在时钟信号到达时同时更新状态。
而在异步计数中，只有某些特定触发器在时钟信号到达时更新状态。
计数器类型计数器可以按照不同的标准和逻辑实现方式进行分类。
以下是几种常见的计数器类型：同步二进制计数器（Synchronous Binary Counter）同步二进制计数器是一种最简单和最常见的计数器类型。
它由多个触发器级联组成，每个触发器都有两个输出，其中一个输出连接到下一个触发器的时钟输入端，另一个输出则作为计数器的输出。
在时钟信号的作用下，触发器按照二进制正向顺序依次计数。
同步BCD计数器（Synchronous BCD Counter）同步BCD计数器是一种十进制计数器，可以在时钟信号的作用下，按照十进制顺序从0到9循环计数。
它由多个触发器级联组成，每个触发器都代表一个十进制位。
递减计数器（Down Counter）递减计数器是一种可以递减计数的计数器。
它由同步二进制计数器与逻辑电路组成，逻辑电路通常用于确定递减计数的条件。
可预设计数器（Presettable Counter）可预设计数器是一种可以预设初始计数值的计数器。
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
目录一、原理 (5)二、动作的检查方法及计数器检测仪原理 (6)三、操作方法 (7)四、注意事项 (9)五、装箱清单 (9)六、售后服务 (9)HTFZ-II 避雷器放电计数器检验仪一、原理图1 所示为ZK 型计数器的原理接线图。
图1（a）为ZK 型动作计数器的基本结构，即所谓的双阀片式结构。
当避雷器动作时，放电电流流过阀片R1，在R1上的压降经阀片R2给电容器C 充电，然后C 再对电磁式计数器的电感线圈L 放电，使其转动1 格，记1次数。
改变R1及R2的阻值，可使记数器具有不同的灵敏度。
一般最小动作电流为100A（8／20μs）的冲击电流。
因R1上有一定的压降，将使避雷器的残压有所增加，故它主要用于40kV 以上的高压避雷器。
图1（b）表示ZK－8 型动作计数器的结构，系整流式结构。
避雷器动作时，高温阀片R1上的压降经全波整流给电容器C 充电，然后C 再对电磁式计数器的L 放电，使其记数。
该计数器的阀片R1的阻值较小（在10kA 时的压降为1.1kV），通流容量较大（1200A 方波），最小动作电流也为100A（8／20 s）的冲击电流。
ZK－8 型计数器可用于6.0～330kV 系统的避雷器，ZK－8A 型计数器可用于500kV 系统的避雷器。
二、动作的检查方法及计数器检测仪原理由于密封不良，动作计数器在运行中可能进入潮气或水分，使内部元件锈蚀，导致计数器不能正常动作，所以《规程》规定，每年应检查1 次。
现场检查计数器动作的方法有电容器放电流支、交流法和标准冲击电流法。
研究表明，以标准冲击电流法最为可靠，其原理接线如图2 所示。
将冲击电流发生器发生的8／20μs、100A 的冲击电流波作用于动作计数器，若计数器动作正常，则说明仪器良好，否则应解体检修。
例如某电业局曾用此法对27 只计数器进行检测，其中有3 只不动作，解体发现内部元件受潮、损坏。
《规程》规定，连续测试3～5 次，每次应正常动作，每次时间间隔不少于30s。
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（ 1）异步二进制加法计数器图1所示为用JK 触发器组成的 4 位异步二进制加法计数器逻辑图。
图中 4 个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP 端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q 端与高位触发器的CP 端相连。
每当低位触发器的状态由 1 变 0 时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0 端 R D并联，作为清0 端，清 0 后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的 Q0由 0 变 1， F1、 F2、 F3均保持 0 态，计数器的状态为0001；当图 1 4 位异步二进制加法计数器第二个计数脉冲输入后，Q0由 1 变为 0，但 Q0的这个负跳变加至F1的 CP 端，使 Q1由 0 变为 1，而此时 F3 2仍保持 0 状态，计数器的状态为0010 0、 F 。
依此类推，对于 F 来说，每来一个计数脉冲后沿，Q 的状态就改变，而对于F、F、F 来说，则要看前一位输出端Q0 1 2 3是否从 1 跳到 0，即后沿到来时，其输出端的状态才改变，否则Q1、 Q2、Q3端的状态同前一个状态一样。
这样在第15 个计数脉冲输入后，计数器的状态为1111，第 16 个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个 4 位二进制加法计数器有24=16 种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此， 4 位二进制计数器也可称之为 1 位十六进制（模16）计数器。
表 1 所示为 4 位二进制加法计数器的状态表。
计数脉冲和各触发器输出端的波形如图 2 所示。
图 2 直观地反映出最低位触发器Q0在 CP 脉冲后沿触发，而各高位触发器又是在相邻低位触发器输出波形的后沿触发。
从图中还可以看出每经过一级触发器，脉冲波形的周期就增加 1 倍，即频率降低一半，则从Q0引出的脉冲对计数脉冲为两（21）分频，从Q1引出的脉冲对计数脉冲为四（22）分频，依此类推，从n 位触发器输出端Q n引出的脉冲对计数脉冲为 2n分频，因此，计数器可以用于分频电路。
对异步二进制加法计数器的特点归纳如下：1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类型。
如由脉冲下降沿触发的触发器组成，则进位信号从Q 端引出，如用脉冲上升沿触发的触发器构成计数器，则进位信号从Q 端引出。
2） n 个触发器具有2n个状态，其计数容量（即能记住的最大二进制数）为2n-1。
表 1 4 位异步二进制加法计数器状态表计数脉冲数四位触发器状态对应的十进制数Q3 Q2 Q1 Q00 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 163）图 1 所示的二进制计数器的CP 脉冲只加到最低位触发器，其他各位触发器则由相邻低位触发器的进位脉冲来触发，因此其状态的变换有先有后，是异步的，其计数的速度难以提高。
图 2 4 位二进制加法计数器工作波形（ 2）同步二进制加法计数器同步二进制计数器是用计数脉冲同时去触发计数器中各触发器的 CP 端，使各触发器的状态变换与计数脉冲同步，不存在各触发器之间的进位传输 延迟，因而计数速度高。
同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。
如果计数器是由脉冲下降沿触发的四个 JK 触发器组成，根据表1 可得出各位触发器的 J 、K 端的逻辑关系式。
1）第一位触发器 F 0，每来一个计数脉冲就翻转一次，故J 0=K 0=1；2）第二位触发器F ，在 Q =1 时，再来一个计数脉冲才翻转，故J=K =Q ；1113）第三位触发器 F 2，在 Q 1=Q 0=1 时，再来一个计数脉冲才翻转，故J 2=K 2 =Q 1Q 0；4）第四位触发器F ，在 Q =Q =Q =1 时，再来一个计数脉冲才翻转，故J =K =3213 3Q Q Q 。
2 1 0由上述逻辑关系式可得出图3 所示的 4 位同步二进制加法计数器的逻辑图。
现分析其工作原理：设触发器初态为 0000。
在第一个计数脉冲后沿到达时，F 翻转为 1 态，由于此0 时F~F的 J 、 K 端均为 0，故不翻转，计数器输出为0001 ；在第二个计数脉冲到来前，由13于 F 1 的 J =K =Q =1，故在第二个计数脉冲后沿到达时， F 由 1翻转为 0，F 由 0 翻转为 1，1101而此时 F 2、F 3 的 J 、K 均为 0，不翻转，计数器输出为 0010 ；依此类推，当第十五个计数脉冲后沿到达后，计数器输出为1111 。
而第十六个计数脉冲到来，由于各触发器J 、K 端均为1，全部翻转为 0，故触发器返回初态0000 。
图 3 4 位同步二进制加法计数器（ 3）同步二进制可逆计数器组件简介同时兼有加法和减法两种计数功能的计数器称为可逆计数器。
中规模集成计数器74LS193 是同步 4 位二进制可逆计数器，它同时具有预置数码、加减可逆计数的同步计数功能以及异步清除功能。
图 4 所示是它的外形及外引线排列图，功能图 4 74LS193 外形及外引线排列图表见表 2。
当清除端（ CR ）为高电平时，不管计数脉冲（CP DU、CP ）状态如何，所有计数输出（ Q A ~Q D ）均为低电平。
当置入控制 （ LD ）为低电平时， Q A ~Q D 将随数据输入 （ D 0~D 3） 一起变化，而与 CP 和 CP U 无关，即它的预置功能也是异步的。
该器件的计数是同步的。
D当一个计数时钟保持高电平时，另一个计数时钟的上升沿能使Q A~Q DU同时变化。
其中， CP为加计数时钟输入端， CP D 为减计数时钟输入端。
当计数上溢（为9），并且 CP D 为低电平 时，加计数进位输出（CO ）产生一个低电平脉冲；当计数下溢（为 0），并且 CP U 为低电平时，减计数借位输出（BO ）产生一个低电平脉冲。
表 2 74LS193 功能表输入输 出CRLDCP UCP D ABCDQ A Q B Q C Q D1×××××××0 0 00 0××d 0 d 1 d 2d 3d 01d 2d 3d11× × × × 加计数 011××××减计数2、十进制计数器 十进制计数器也称为二-十进制计数器，它是用4 位二进制数来表示十进制数的每一位数。
如前所述，一个4 位二进制数共有十六种状态，若用来表示十进制的10 个状态，需去掉 6 种状态，其方案很多，这个问题就是二-十进制编码，简称BCD 码。
最常用的8421 码十进制计数器，它是取 4 位二进制数前面的 0000~1001 来表示十进制的 0~9 这 10 个数码，而去掉后面的 1010~1111 6 个数。
图 5 所示为由 4 个 JK 触发器组成 1 位异步十进制加法计数器逻辑图， 计数脉冲从最低位触发器的时钟端加入， 4 个触发器的置 0 端并联连接。
图 5 8421BCD 码异步十进制加法计数器工作原理：图中 3 个触发器 F 0~F 2 的各 J 、 K 端在触发器 F 3 翻转（即 Q 3=1， Q 3 =0）之 前均为 1，处于计数工作状态，因此在第1~7 个计数脉冲作用期间，触发器的翻转情况与上述图 1 所示的异步二进制加法计数器相同，第7 个计数脉冲作用后， F ~F 的状态为 0111。
3 0第 8 个计数脉冲输入后， F0、F 12 相继由 1 态变为 0 0 同时加到了 3 的时钟端，、F 态，由于 Q F而触发前 F3的两个 J 端均为 1，使 F3由 0 态变为 1 态，即 4 个觖发器的状态变为1000，此3=1，Q3 =0，因Q3与 J1端相连，阻止下一个由0 1时， Q F 来的负脉冲触发 F 使其翻转。
第 9 个计数脉冲作用后， F0翻转， Q0=1，计数状态为 1001。
当第 10 个计数脉冲到来后， F0翻转，Q0又由 1 变为0，但 Q0这个负跳变不能使 F1翻转，却能直接去触发F3，由于此时 F3的两个 J端均为0，而 K=1 ，使 Q3由 1 变 0，于是使 4 个触发器跳过 1010~1111 6 个状态而复原到初始状态0000 ，向高位触发器送出十进制进位信号，从而完成 8421BCD 编码十进制计数过程。
十进制加法计数器的波形如图 6 所示。
图 6异步十进制加法计数器时序图二、计数器应用实例——用异步计数器74LS290 实现二 -五 -十分频用计数器组成分频器是计数器的基本应用之一。
74LS290 是一种比较常用的TTL 电路异步计数器，图7 所示为其简化原理图。
其外形及外引线排列见图8 所示。
74LS290 含有两个独立的下降沿触发计数器，清除端和置9 端两触发器共用。
若以CP A为计数输入，Q A为输出，即得到模二计数器（二分频器）；若以图 7 74LS290 简化原理图CP B为计数输入， Q D为输出，即得到模五计数器（五分频器）；模五计数器的输出端由高位到低位依次为 Q D、Q C和 Q A。
74LS290 也可以接成模十计数器（十分频器），其接法有两种：一种是将 Q A与 CP B连接，CP A为计数输入，输出端顺序为Q D Q C Q B Q A时，执行 8421BCD编码；另一种是 Q D A B为计数输入，输出高低位顺序为A D C B时，执和 CP 连接，， CP Q Q Q Q图 8 74LS290 外形及外引线排列图行 5421BCD 编码， 5421BCD 编码参见表 3 两种常用 BCD 码中 5421BCD 码。
