下载文档原格式
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。
如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
(1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1(5)用整数表示-1 (6)-127 (7)35 (8)-1282. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。
5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。
(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？图2.35 浮点数的表示格式6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。
图2.36 浮点数的表示格式请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的围。
7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。
8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。
9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。
欢迎共阅1.写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB 是最低位。
如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。
???(1)-59/64???????(2)27/128???????(3)-127/128?????(4)用小数表示-1???(5)用整数表示-1?(6)-127?????????(7)35???????????(8)-128???2.设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？???3.若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为?????，最小正数为?????，最大负数为?????，最小负数为?????；若32位定点整数的最高位为符号位，用原码表示，???4.23位，最小正数为?????，???5.???(1)将???(2)???6.尾数值占??????(1)???(2)???(3)???7.???8.???9.=+0.00 (01)???10.123456???11.已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。
???(1)x=0.11011?????y=-0.10101???(2)x=-10110??????y=-00011???12.已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。
???(1)x=0.10111?????y=0.11011???(2)x=11011???????y=-10011???13.已知[x]补=1.1011000，[y]补=1.0100110，用变形补码计算2[x]补+1/2[y]补=？，同时指出结果是否发生溢出。
???14.已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。
???(1)x=0.1011，y=-0.1110???(2)x=-1101，y=-1010???15.已知x和y，用原码运算规则计算x-y，同时指出运算结果是否发生溢出。
第六章练习题答案一、选择题1．下列数中最小的数为。
A．（52）O B．（101001）B C．（2A）H D．（40）D2．设寄存器位数为8位，机器数采用补码形式（含1位符号位）。
将十进制数-27存于寄存器中，则寄存器内容为。
A．27H B．A7H C．E5H D．9BH3．对真值0表示形式唯一的机器数是。
A．原码B．补码C．反码D．补码和移码4．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是。
A．-127~127 B．-128~127 C．-128~128 D．-127~1285．32位字长的浮点数，其中阶码8位（含1位阶符），尾数24位（含1位数符），则其对应的最大正数为①，最小负数为②，最小的绝对值为③。
A．2127（1-2-23）B．-2127（1-2-23）C．2-127*2-23D．2127*2-23）6．计算机中表示地址时，采用。
A．原码 B．反码C．补码D．无符号数7．在浮点机中是隐含的。
A．阶码 B．数符C．尾数D．基数8．补码加减法是指。
A．操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B．操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减相同C．操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D．操作数用补码表示，由数符决定两数的操作，符号位单独处理9．两补码相加，采用1位符号位时，则当时，表示结果溢出。
A．最高位有进位B．最高位进位和次高位进位异或结果为0C．最高位为1 D．最高位进位和次高位进位异或结果为110. 定点补码加法运算中，时表明数据发生了溢出。
A．双符号位相同 B．双符号位不同 C．正负相加 D．两个负数相加11．在原码加减交替除法中，符号位单独处理，参加操作的数是。
A．原码B．绝对值C．绝对值的补码D．补码12．在补码加减交替除法中，参加操作的数是，商符。
A．绝对值的补码在形成商值的过程中自动形成B．补码在形成商值的过程中自动形成C．补码由两数符号位异或形成D．绝对值的补码由两数符号位异或形成13．在下述有关不恢复余数法何时需要恢复余数的说法中，是正确的。
第6章习题课1．相对于微程序控制器，硬布线控制器的特点是A．指令执行速度慢，指令功能的修改和扩展容易B．指令执行速度慢，指令功能的修改和扩展难C．指令执行速度快，指令功能的修改和扩展容易D．指令执行速度快，指令功能的修改和扩展难2. 下列寄存器中，汇编语言程序员可见的是A．存储器地址寄存器（MAR）B．程序计数器（PC）C．存储器数据寄存器（MDR）D．指令寄存器（IR）3. 下列选项中，不．会引起指令流水线阻塞的是A．数据旁路（转发）B．数据相关C．条件转移D．资源冲突4.5. 某16位计算机中,带符号整数用补码表示,数据Cache和指令Cache分离。
下表给出了指令系统中部分指令格式,其中Rs和Rd表示寄存器,mem表示存储单元地址,(x)表示寄存器x 或存储单元x的内容。
表指令系统中部分指令格式该计算机采用5段流水方式执行指令,各流水段分别是取指(IF)、译码/读寄存器(ID)、执行/计算有效地址(EX)、访问存储器(M)和结果写回寄存器(WB),流水线采用“按序发射,按序完成”方式,没有采用转发技术处理数据相关,并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。
请回答下列问题。
(1)若int型变量x的值为-513,存放在寄存器Rl中,则执行指令“SHR R1” 后, R1的内容是多少? (用十六进制表示)(2)若某个时间段中,有连续的4条指令进入流水线,在其执行过程中没有发生任何阻塞,则执行这4条指令所需的时钟周期数为多少?(3)若高级语言程序中某赋值语句为x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]，该语句对应的指令序列及其在指令流水线中的执行过程如题下图所示。
I1 LOAD R1,[a]I2 LOAD R2,[b]I3 ADD R1, R2I4 STORE R2,[x]则这4条指令执行过程中,I3的ID段和I4的IF段被阻塞的原因各是什么?(4)若高级语言程序中某赋值语句为x=2*x+a, x和a均为unsigned int类型变量,它们的存储单元地址分别表示为[x]、[a],则执行这条语句至少需要多少个时钟周期?要求模仿题上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。
１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事。
存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
３．什么是半导体存储器？它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
第六章一．填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线，按传输内容不同，又可分为、和，分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指，从模块是指。
5. 同步通信的主要特点是，一般用于场合；异步通信的特点是，一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中，通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同，总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下，采用计数的方式，可使每个设备使用总线的优先级相等。
二．选择题1.系统总线中，划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B．总线的传输方向C．总线的传输内容D．总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B．用于选择进行信息传输的设备C．用于指定主存单元和I/O设备接口电路的地址D．用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据4.一个计算机系统有以下I/O通道：①字节多路通道，带有传输速率为1.2KB/s的CRT终端5台，传输速率为7.5KB/s 的打印机2台；②选择通道，带有传输速率为1000KB/s的光盘一台，同时带有传输速率为800KB/s的温盘一台；③数组多路通道，带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B．2421C．2621 D．32215.对于低速输入输出设备，应当选用的通道是。
A. 数组多路通道B．字节多路通道C．选择通道D．DMA专用通道6.总线的从设备指的是。
计算机组成原理作业（第六章）
6.3 设x为整数，[x]补=1，x1x2x3x4x5，若要求x<-16，试问 x1-x5 应取何值？
6.4 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码：-13/64，29/128，100，-87。
6.5 已知[x]补，求[x]原和x。
[x1]补=1.1100； [x2]补=1.1001； [x3]补=0.1110； [x4]补=1.0000；
[x5]补=1,0101； [x6]补=1,1100； [x7]补=0,0111； [x8]补=1,0000；
[x1]补 = 1.1100 ， [x1]原 = 1.0100 ， x1 = -0.0100；
[x2]补 = 1.1001 ， [x2]原 = 1.0111 ， x2 = -0.0111；
[x3]补 = 0.1110 ， [x3]原 = 0.1110 ， x3 = 0.1110；
[x4]补 = 1.0000 ， [x4]原 = 不存在， x4 = -1.0000；
[x5]补 = 1,0101 ， [x5]原 = 1,1011 ， x5 = -1011；
[x6]补 = 1,1100 ， [x6]原 = 1,0100 ， x6 = -100；
[x7]补 = 0,0111 ， [x7]原 = 0,1001 ， x7 = 1001；
[x8]补 = 1,0000 ， [x8]原 = 不存在， x8 = -10000；
6.9 当十六进制数9BH和FFH分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用1位符号位）？
9BH = 10011011
原码：-27 补码：-101 反码：-100 移码：27 无符号数：155
FFH = 11111111
原码：-127 补码：-1 反码：-0 移码：127 无符号数：255
6.10 在整数定点机中，设机器数采用1位符号位，写出±0的原码、补码、反码和移码，得出什么结论？
可见，0的机器数表示中，原码和反码分为±0两种表示，而补码和移码都有唯一表示。
6.12 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。
写出51/128、-27/1024、
7.375、-86.5所对应的机器数。
要求如下：
（1）阶码和尾数均为原码。
（2）阶码和尾数均为补码。
（3）阶码为移码，尾数为补码。
6.16 设机器数字长为16位，写出下列各种情况下它能表示的数的范围。
设机器数采用一位符号位，答案均用十进制表示。
（1）无符号数；
（2）原码表示的定点小数；
（3）补码表示的定点小数；
（4）补码表示的定点整数；
（5）原码表示的定点整数；
（6）浮点数的格式为：阶码6位（含1位阶符），尾数10位（含1位数符）。
分别写出其正数和负数的表示范围。
；
（7）浮点数格式同（6），机器数采用补码规格化形式，分别写出其对应的正数和负数的真值范围。
6.17 设机器数字长为8位（包括1位符号位），对下列各机器数进行算术左移一位、两位，算术右移一位、两位，讨论结果是否正确。
[x1]原=0.001 1010；[y1]补=0.101 0100；[z1]反=1.010 1111；
[x2]原=1.110 1000；[y2]补=1.110 1000；[z2]反=1.110 1000；
[x3]原=1.001 1001；[y3]补=1.001 1001；[z3]反=1.001 1001。
6.19 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。
（1）A=9/64， B=-13/32，求A+B。
（2）A=19/32，B=-17/128，求A-B。
（3）A=-3/16，B=9/32，求A+B。
（4）A=-87，B=53，求A-B。
（5）A=115，B=-24，求A+B。
6.20 用原码一位乘、两位乘和补码一位乘（Booth算法）、两位乘计算x·y。
（1）x = 0.110 111，y = -0.101 110；
（2）x = -0.010 111，y = -0.010 101；
（3）x = 19，y = 35；
（4）x = 0.110 11，y = -0.111 01。
6.26 按机器补码浮点运算步骤，计算[x±y]补。
（1）x=2-011× 0.101 100，y=2-010×（-0.011 100）；（2）x=2-011×（-0.100 010），y=2-010×（-0.011 111）；（3）x=2101×（-0.100 101），y=2100×（-0.001 111)。
6.29 设浮点数阶码取3位，尾数取6位（均不包括符号位），要求阶码用移码运算，尾数用补码运算，计算x·y，且结果保留1倍字长。
（1）x=2-100× 0.101101， y=2-011×（-0.110101）；
（2）x=2-011×（-0.100111）， y=2101×（-0.101011）。
6.31 设机器字长为32位，用与非门和与或非门设计一个并行加法器（假设与非门的延迟时间为30ns，与或非门的延迟时间为45ns），要求完成32位加法时间不得超过0.6µs。
画出进位链及加法器逻辑框图。
6.32 设机器字长为16位，分别按4、4、4、4和5、5、3、3分组后：
（1）画出按两种分组方案的单重分组并行进位链框图，并比较哪种方案运算速度快。
（2）画出按两种分组方案的双重分组并行进位链框图，并对这两种方案进行比较。
（3）用74181和74182画出单重和双重分组的并行进位链框图。
（1）
两种分组方案最长加法时间相同。
可见，单重分组并行进位的最长进位时间只与组数有关，与组内位数无关。
（2）
两种分组方案最长加法时间相同。
可见，双重分组并行进位的最长进位时间只与组数和级数有关，与组内位数无关。
（3）。
