当前位置：文档之家 › USB3.0硬件设计指南

USB3.0硬件设计指南

  • 格式：pdf
  • 大小：255.36 KB
  • 文档页数：7

下载文档原格式

  / 7

合集下载

简化USB3.0设计的调试和验证

简化USB3.0设计的调试和验证

/applications/serial_data/usb.html 7
除多种新功能外，SuperSpeed USB 也带来了新的设 计和测试挑战。USB 3.0 拥有与现有高速串行技术 (PCI Express. 和串行 ATA) 类似的特点：8b/10b 编码，明 显的通道衰减，扩频时钟。熟悉 SATA 和 PCIe 测试 方法的人可能会更好地准备处理与 USB 3.0 有关的测 试挑战。我们将考察一致性测试方法，以及怎样获得 发射机、接收机、电缆和互连的最准确、最可重复的 测量。此外，我们将介绍全面检定和调试的其它技术， 以提供完整的测试战略。
参考测试通道
可以通过两种方法捕获 TP1 的“远端”信号。第一种 方法使用 USB-IF 基于硬件的电缆和夹具，在 TP1 处 采集数据。第二种方法使用从 TDR、VNA 或仿真器中 提取的模型，在软件中仿真硬件通道效应。公认的通 道模型是一个 S 参数文件，其中包括幅度和相位响应
影响。先在 TP2 处或距发射机最近的地方采集信号， 然后使用 S 参数文件对采集的数据求卷积，这个 S 参 数文件已经被转换成一个有限脉冲响应 (FIR) 滤波器 ( 如需更多地了解泰克示波器上的滤波器应用，请参 阅 上的白皮书“任意 FIR 滤波器 的原理、设计和应用”)。
一 致 性 均 衡 模 型 是 连 续 时 间 线 性 均 衡 器 (CTLE)。 CTLE 实现方案包括片上滤波器、有源接收机均衡滤波 器或无源高频滤波器，如电缆均衡器中的滤波器。这 个模型特别适合一致性测试，因为它可以简单地描述 转函。CTLE 在频域中使用一套电极和零极实现，得 到所需频率上的峰值。如前所述，带有选项 USB-TX 的 TekExpress 软件包括参考一致性通道以及要求的 CTLE 滤波器，这些都组合到一个文件中。

高速USB3.0存储端设计三大注意要点doc

高速USB3.0存储端设计三大注意要点doc

高速USB3.0存储端设计三大注意点在高清画质与蓝光的普及下，USB 3.0大幅减少了档案传输的等待时间。

USB 3.0具有向下兼容与超高速两大优势，在系统商与芯片厂商的合作下，我们相信该技术一定会迅速普及。

正是由于USB 3.0改变了对传统USB速度较慢的看法，现小编大家分享关于USB 3.0存储端设计应注意的事项。

高速USB3.0存储端设计三大注意点USB接口原本就是目前世界上应用最广泛的接口，以及人们对于10倍速传输速率的需求，造就了近一年来备受瞩目的焦点技术之一“超高速USB 3.0”。

在高清画质与蓝光的普及下，USB 3.0大幅减少了档案传输的等待时间。

USB 3.0具有向下兼容与超高速两大优势，在系统商与芯片厂商的合作下，我们相信该技术一定会迅速普及。

正是由于USB 3.0改变了对传统USB速度较慢的看法，现小编大家分享关于USB 3.0存储端设计应注意的事项。

首先，以目前市场上效能最高的产品ASM1051E为例，主要对外的两个接口分别为USB 3.0端与SATA 6G端，根据目前客户端量产状况，成功设计USB 3.0模块主要有三个要点。

保持高速信号的完整性信号的质量关系到数据的传输是否完整或U盘的可靠性。

根据信号完整性制定出电路板的设计规范及组件的摆放位置，差动传输线阻抗控制，减少阻抗在电路板上所造成的不连续，而引起的信号多重反射及损失，干扰控制与抑制等，确保符合USBIF兼容测量结果。

USB 3.0设计建议如下：差动特征阻抗为85Ω。

印刷电路板的贯孔不能多于二个，以减少信号的衰减。

一个信号的贯孔约增加1dB的损失。

差动信号长度不超过1.5英寸，预防主控端印刷电路板可能导致的信号损失及USB 3.0连接器与电缆的良莠不齐，以达到最佳的效能。

差动信号之间的间距最好多加地信号，以减少信号之间的干扰，如信号旁边为频率信号或是切换式电源信号，即再加大3～4倍的间距。

在信号交流耦合电容选用0402大小封装及NPO或是X7R材质，且摆放至接近连接器的位置。

一种USB3.0接口电连接器的设计

一种USB3.0接口电连接器的设计
设计
机电元件 ＥＬＥＣＴＲＯＭＥＣＨＡＮＩＣＡＬＣＯＭＰＯＮＥＮＴＳ
Ｖｏｌ３８Ｎｏ３ Ｊｕｎ２０１８
一种 ＵＳＢ３０接口电连接器的设计
王 彦，王德伟 （沈阳兴华航空电器有限责任公司驻 １１７厂军事代表室，辽宁沈阳，１１０１４４）
摘要：本文介绍了一种 ＵＳＢ３．０接口连接器的设计方法，论述了什么是 ＵＳＢ３．０接口、ＵＳＢ３．０接口的特 点，重点阐述了耐环境 ＵＳＢ３．０连接器结构、电路板设计以及耐环境 ＵＳＢ３．０连接器测试方法研究。
关键词：ＵＳＢ３．０接口；阻抗；损耗 Ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－６１３３．２０１８．０３．００４ 中图分类号：ＴＮ７８４ 文献标识码：Ａ 文章编号：１０００－６１３３（２０１８）０３－００１６－０６
１ 前言
目前，军事 ／航天通信、航空、ＧＰＳ（全球定位系 统）以及生产设施的不断计算机化推动了技术的快 速发展和变化，从而也创造出对高速传输电连接器 的需求。现代战争是高技术战争，作战方式体现为 具有 越 来 越 明 显 的 海 陆、空 协 同 作 战 的 趋 势，立 体 化战争已成为未来战争的必然发展方向，伴随而来 的是军事信息交换的剧增和反应速度的瞬时化要 求。信息化网络正是这一需求强有力的技术措施， 在高速信息传输中借用 ＲＪ４５、ＵＳＢ２．０等民用接口 来传 输 数 据，把 它 引 入 军 事 领 域，在 恶 劣 环 境 下 进 行数据传输时民用产品不能实现高可靠性能要求， 将民用 ＲＪ４５、ＵＳＢ２．０等网络接口，利用成熟的军用 电连接器技术进行改进，实现高速传输、高可靠性、 耐环 境 性 和 抗 冲 击 性 等，同 时 又 具 有 锁 紧 快 速、安 装及 －接线方便等优点，满足现代化战争对高速信 号传输的要求。
型口，由于内部安装空间有限，采用双层 ＵＳＢ３．０Ａ 型母口以节 省 内 部 安 装 空 间，ＵＳＢ３．０Ａ型 母 口 外 形见下图。

USB3.0芯片CYUSB3014硬件设计指南

USB3.0芯片CYUSB3014硬件设计指南
Parameter VDD AVDD VIO1 VIO2 VIO3 VIO4 VIO5 VBATT VBUS CVDDQ U3TXVDDQ U3RXVDDQ Description Core voltage supply Analog voltage supply GPIF II I/O power domain IO2 power domain IO3 power domain UART/SPI/I2S power domain I C and JTAG supply domain USB voltage supply USB voltage supply Clock voltage supply USB 3.0 1.2 V supply USB 3.0 1.2 V supply
VDD 22uF 0.1uF VDD VBAT 0.01uF 0.1uF VBATT
AVDD 2.2uF 0.1uF
AVDD
VIO1 0.01uF 0.1uF
VIO1
U3TXVDF 0.1uF
VIO2
U3RXVDDQ 22uF 0.1uF
U3RXVDDQ
VIO3 0.01uF 0.1uF
VIO3
CVDDQ 0.1uF VBUS 0.1uF 0.01uF
CVDDQ
VIO4
VIO4 0.01uF 0.1uF
AVSS U3VSS U2AFE U2PLL
VBUS
VIO5
VIO5 0.01uF 0.1uF
Table 1. EZ-USB FX3 Power Domains Description
Max 1.25 1.25 3.6 3.6 3.6 3.6 3.6 6 6 3.6 1.25 1.25
Unit V V V V V V V V V V V V

usb3.0 hub方案

usb3.0 hub方案

USB3.0 Hub方案概述USB（Universal Serial Bus，通用串行总线）是一种用于在计算机系统之间传输数据和供电的通用接口标准。

USB接口得到了广泛应用，如连接打印机、键盘、鼠标、摄像头、存储设备等。

随着需求的增加，USB集线器（Hub）变得不可或缺。

本文将介绍一种USB3.0集线器方案，以满足高速数据传输需求。

USB3.0技术概述USB3.0是USB接口的升级版本，提供更高的数据传输速度和更高的功率输出。

相对于USB2.0，USB3.0的主要改进有： - 更高的传输速度：USB3.0的传输速度最高可达到5 Gbit/s，比USB2.0的480 Mbit/s要快10倍。

- 增加带宽：USB3.0使用双向数据传输，在USB2.0的基础上新增了四条数据线，分别用于接收和发送数据。

- 更强大的供电能力：USB3.0接口提供更高的功率输出，最高可达到4.5 W。

USB3.0 Hub方案设计为了实现高速数据传输，USB3.0集线器需要具备以下关键特性： 1. 快速传输速度：支持USB3.0的5 Gbit/s传输速度。

2. 多口输出：提供多个USB接口，方便用户同时连接多个USB设备。

3. 适配器供电：为连接的USB设备提供稳定的电力。

4. 多系统兼容性：兼容与USB2.0和USB1.1设备的连接，并自动适配传输速度。

USB3.0集线器芯片选择选择一款适合的USB3.0集线器芯片对方案的成功至关重要。

以下是一些常见的USB3.0集线器芯片供参考： - 瑞萨电子（Renesas）的µPD720210：该芯片集成了USB3.0 Hub控制器和USB接口电路，支持4个USB3.0端口和电源管理功能。

- VIA Technologies的VL812：该芯片支持7个USB3.0端口，提供72 Mhz的内部晶振，并通过FIFO（先进先出）架构来提供高传输速度。

- Genesys Logic的GL3520：该芯片支持4个USB3.0端口，并具备多种保护功能，如过流保护、超过温度保护等。

USB硬件设计技术基础指南V1.1

USB硬件设计技术基础指南V1.1

USB硬件设计技术基础指南V1.1USB硬件设计技术基础指南⽬录1、概述 (3)2、USB2.0硬件设计规范指导 (3)2.1 USB 接⼝定义 (3)2.2 USB原理图设计指导 (4)2.3 USB布局和⾛线设计 (5)2.3.1 布局设计 (6)2.3.2 布线设计 (6)3、Test Validation (10)3.1 USB眼图测试 (10)3.1.1设备需求 (10)3.1.2 USB眼图测试过程 (11)4、USB布线布局失效分析案例 (12)4.1 原理图 (12)4.2 PCB布局以及PCB布线 (13)5、USB Cable设计 (16)5.1 USB cable内部结构参考 (16)5.2 USB cable的制作标准参考 (16)5.3 USB 2.0cable制作检查表及相关参数介绍 (17)6、USB3.0展望 (19)6.1 USB3.0硬件设计注意事项 (20)7、USB OTG简介 (20)7.1 USB OTG概述 (20)7.2 USB OTG接⼝定义 (22)7.3 USB OTG设计规范 (22)8、USB 2.0设计Check list (22)9、参考⽂献 (22)1、概述通⽤串⾏总线，简称USB，是连接计算机系统与外部设备的⼀个串⼝总线标准，也是⼀种输⼊输出接⼝的技术规范，被⼴泛应⽤于个⼈电脑和移动设备等娱乐通讯产品中，并迅速扩展⾄数字电视、游戏机，车载影⾳娱乐系统等其他领域。

USB2.0⽬前⼴泛应⽤于公司的各个机型之中，其中不仅仅包括⼀些外置的USB端⼝应⽤，⽽且⼀些模块的通讯接⼝也⼴泛采⽤USB2.0的⽅式，例如：3G，Wifi等。

车机的前置⾯板上也有连接MP3，ipod，⼿机等移动设备的USB接⼝。

所以USB2.0设计的好坏直接影响到产品的各个性能，直接关系到产品的质量和产品的可持续性研发。

本⽂分别就⽬前常⽤的USB2.0的硬件设计，PCB布局以及⾛线，EMC，测试验证等⽅⾯进⼊深⼊的讨论，把⽐较有效的电路和PCB布局规则，EMC改进经验融⼊进去，以便指导我公司产品前期的研发和⽣产以及后期的产品验证，提⾼⼯作效率，降低⽣产成本，使我公司的研发流程进⼀步规范。

USB3.0电路EMC设计以及过压防护

USB3.0电路EMC 设计以及过压防护随着集成电路的飞速发展以及人们对大容量数据，高传输速率的需求，通用串行总线（Universal Serial Bus ）USB 接口迎来另一次飞跃，全新的USB3.0规格在2008年底正式完成并公开发布。

USB3.0传输速率达到4.8Gbps ，是USB2.0的10倍，同时最大供电电流达到1000mA ，这对线路的EMC 和过压防护器件器件提出更高要求。

1. EMC 设计USB2.0采用高速差分信号线来传输数据，USB3.0在保留原有的差分信号线基础上新增两对并行的高速差分信号线，实现高速传输的目的。

而超高的传输速率使EMI 辐射更为严重，同时自身也更容易耦合共模噪音，因此对EMC 设计和相关EMC 器件提出更高要求。

针对USB3.0, 需要在不同的线路添加相应的器件来达到降低EMI, 增强EMS 的目的，推荐的设计方案如下：UPZ1608E181-2R0TF SDCW2012-2-900TF SDCW2012U-2-900TF SDCW2012U-2-900TF UPZ1608E181-2R0TF上述设计中分别在供电线路和地线上串联一颗磁珠，可以滤除设备内部耦合噪音，阻止噪音通过数据线向外辐射。

差分线上采用共模扼流电感可以有效抑制共模噪音。

但是相比USB2.0，USB3.0最大供应电流达到1000mA ，根据 USB 3.0标准，供电电压应该保持在5V +/- 5%的范围, 接口电压范围在4.45V ～5.25V, 因此从USB 电源到连接器压降一般不能超过0.3V ，在磁珠上的压降一般不要超过0.1V, 考虑到最大1A 的供给电流，磁珠直流电阻要小于0.1欧姆，额定电流要大于1A 。

综合以上因素，可以选用顺络电子的UPZ1608E181-2R0TF, 直流阻抗标称值0.05欧姆，额定电流2A ，可以很好满足要求。

在共模扼流器的选择上，USB3.0中兼容2.0的数据线的共模扼流器可以沿用USB2.0的器件：SDCW2012-2-900TF 。

水星二代（MERCURY2）USB3.0 数字相机 应用说明书

水星二代（MERCURY2）USB3.0数字相机应用说明书版本：V1.0.52发布日期：2022-04-19本手册中所提及的其它软硬件产品的商标与名称，都属于相应公司所有。

本手册的版权属于中国大恒（集团）有限公司北京图像视觉技术分公司所有。

未得到本公司的正式许可，任何组织或个人均不得以任何手段和形式对本手册内容进行复制或传播。

本手册的内容若有任何修改，恕不另行通知。

© 2022中国大恒（集团）有限公司北京图像视觉技术分公司版权所有网站：公司总机：************客户服务热线：400-999-7595销售信箱：************************支持信箱：**************************前言首先感谢您选用大恒图像产品，水星二代（MERCURY2）USB3.0接口数字相机是我公司最新推出的大靶面高分辨率工业数字相机，它具有高分辨率、高清晰度、低噪声等特点。

水星二代USB3.0相机包括标准版（MER2-U3(-L)系列）、Pro版（ME2P-U3系列）和Lite版（ME2L-U3(-L)系列），相机采用了USB3.0标准接口，安装、使用方便。

适用于工业检测、医疗、科研、教育、安防等领域。

本手册详细介绍了水星二代USB3.0接口数字相机的应用。

目录1. 概述 (1)1.1. 系列概述 (1)1.2. 型号名称说明 (1)1.3. 遵循的标准 (1)1.4. 相关文档及软件下载 (2)2. 注意事项及认证声明 (3)2.1. EMI、ESD注意事项 (3)2.2. 使用环境注意事项 (3)2.3. 相机机械安装注意事项 (3)2.4. 认证声明 (3)3. 安装指南 (4)3.1. 主机端准备 (4)用户软件组成 (4)用户软件接口 (4)3.2. 相机供电 (5)3.3. 相机驱动安装 (5)系统要求 (5)驱动安装 (6)3.4. 打开相机采集 (6)4. 性能参数 (7)4.1. 重要参数解释 (7)关于光谱响应图 (7)4.2. MER2-041-436U3M/C(-L) (7)参数列表 (7)光谱响应图 (9)4.3. MER2-135-208U3M/C(-L) (10)光谱响应图 (12)4.4. MER2-160-227U3M/C(-L) (13)参数列表 (13)光谱响应图 (15)4.5. MER2-230-168U3M/C(-L) (16)参数列表 (16)光谱响应图 (18)4.6. MER2-231-41U3M/C(-L) (19)参数列表 (19)光谱响应图 (21)4.7. MER2-301-125U3M/C(-L) (22)参数列表 (22)光谱响应图 (24)4.8. MER2-302-56U3M/C(-L) (25)参数列表 (25)光谱响应图 (27)4.9. MER2-502-79U3M/C(-L) (28)参数列表 (28)光谱响应图 (30)4.10. MER2-503-36U3M/C(-L) (31)参数列表 (31)光谱响应图 (33)4.11. MER2-503-36U3M POL (34)参数列表 (34)光谱响应图 (35)4.12. MER2-630-60U3M/C(-L/-W90) (35)参数列表 (35)光谱响应图 (37)4.13. MER2-1220-32U3M/C(-L/-W90) (38)参数列表 (38)光谱响应图 (40)4.14. MER2-2000-19U3M/C(-L/-W90) (41)光谱响应图 (43)4.15. ME2P-1230-23U3M/C (44)参数列表 (44)光谱响应图 (46)4.16. ME2P-2621-15U3M/C \ ME2P-2622-15U3M/C (47)参数列表 (47)光谱响应图 (50)4.17. ME2P-2621-15U3M NIR \ ME2P-2622-15U3M NIR (50)参数列表 (50)光谱响应图 (51)4.18. ME2L-161-61U3M/C(-L) (52)参数列表 (52)光谱响应图 (54)4.19. ME2L-203-76U3M/C(-L) (55)参数列表 (55)4.20. ME2L-204-76U3C(-L)-F02 (57)参数列表 (57)4.21. ME2L-505-36U3M/C(-L) (58)参数列表 (58)光谱响应图 (60)4.22. ME2L-830-22U3M/C(-L) (61)参数列表 (61)光谱响应图 (63)5. 机械尺寸 (64)5.1. 相机尺寸 (64)5.2. 光学接口 (66)5.3. 固定块尺寸 (67)6. 滤光片及镜头 (69)6.1. 滤光片规格参数及响应图 (69)6.2. 镜头选型参考 (70)HN-5M 系列 (71)HN-6M 系列 (71)HN-20M 系列 (72)HN-P-6M 系列 (72)HN-P-10M 系列 (73)HN-P-25M 系列 (73)7. 电气接口 (74)7.1. LED灯状态 (74)7.2. USB接口 (74)7.3. IO接口 (74)MER2/ME2P系列 (74)7.3.1.1. Line0(光耦隔离输入)电路 (75)7.3.1.2. Line1（光耦隔离输出）电路 (77)7.3.1.3. GPIO2/3（双向）电路 (79)ME2L系列 (82)7.3.2.1. Line0(光耦隔离输入)电路 (82)7.3.2.2. Line2（双向）电路 (84)8. 功能定义 (89)8.1. I/O控制 (89)MER2/ME2P系列 (89)8.1.1.1. 配置输入引脚 (89)8.1.1.2. 配置输出引脚 (90)8.1.1.3. 读取引脚状态 (93)ME2L系列 (94)8.1.2.1. 配置输入引脚 (94)8.1.2.2. 配置输出引脚 (95)8.1.2.3. 读取引脚状态 (96)8.2. 图像采集控制 (97)开始采集/停止采集 (97)8.2.1.1. 开始采集 (97)8.2.1.2. 停止采集 (98)采集模式 (98)触发类型选择 (99)触发模式切换 (100)连续采集及其配置 (102)软触发采集及其配置 (102)外触发采集及其配置 (102)设置曝光 (105)8.2.8.1. 设置曝光模式 (105)8.2.8.2. 设置曝光值 (106)交叠曝光和非交叠曝光 (110)8.3. 基本属性设置 (111)增益 (111)像素格式 (113)ROI (116)自动曝光和自动增益 (117)自动白平衡 (118)自动白平衡（ME2L-U3(-L)） (119)环境光源预设 (121)8.3.7.1. 环境光源预设（ME2L-U3(-L)） (121)8.3.7.2. 环境光源预设（MER2 \ ME2P） (123)测试图 (123)参数组 (125)用户自定义名称 (126)时间戳 (127)Binning (127)像素抽样 (129)镜像翻转 (131)数字移位 (134)采集状态 (135)黑电平 (136)取消参数范围限制 (136)用户数据区 (139)定时器 (139)计数器 (140)交叠曝光时间最大值 (141)多帧灰度控制 (142)曝光时间模式 (143)8.3.24.1. 标准曝光时间模式 (143)8.3.24.2. 极小曝光时间模式 (143)8.4. 图像处理 (144)颜色转换 (144)Gamma (146)查找表 (147)锐化 (148)平场校正 (148)8.4.5.1. 平场校正系数的求取和预览 (150)8.4.5.2. 系数的读取和保存 (151)8.4.5.3. 文件的读取与保存 (151)降噪 (151)饱和度 (152)8.5. 图像传输 (153)帧率计算 (153)USB接口带宽 (154)设备链路带宽限制 (154)相机采集时间计算 (156)8.6. 事件 (159)曝光结束事件 (160)图像帧数据丢弃事件 (160)帧存不为空事件 (161)帧开始触发信号溢出事件 (161)帧高速连拍开始触发信号溢出事件 (161)帧开始触发信号等待事件 (161)帧高速连拍开始触发信号等待事件 (161)9. 软件工具 (162)9.1. 查找表生成插件 (162)界面 (162)使用说明 (163)9.1.2.1. 使用场景 (163)9.1.2.2. 基准Lut选择 (163)9.1.2.3. 调整Lut (165)9.1.2.4. 保存查找表 (166)9.1.2.5. 读取Lut (166)注意事项 (167)9.1.3.1. 从设备中读取 (167)9.1.3.2. Lut写入设备 (167)9.1.3.3. 目录结构 (167)9.2. 平场校正插件 (167)界面 (167)使用说明 (168)9.2.2.1. 平场校正执行步骤 (168)9.2.2.2. 采集亮场图像 (168)9.2.2.3. 执行平场校正 (169)9.2.2.4. 校正数据从设备读取/写入设备 (169)9.2.2.5. 校正数据从文件加载/保存到文件 (170)注意事项 (170)9.2.3.1. 平场校正实现方式 (170)9.2.3.2. 预览 (171)9.3. 帧率计算工具 (171)9.4. 静态坏点校正插件 (172)界面 (173)使用说明 (174)9.4.2.1. 执行静态坏点校正步骤 (174)9.4.2.2. 捕获图像 (174)9.4.2.3. 静态坏点校正 (175)9.4.2.4. 坏点数据文件使用 (175)10. 常见问题处理 (176)11. 版本说明 (178)12. 联系方式 (182)12.1. 销售联系方式 (182)12.2. 技术支持联系方式 (182)12.3. 总部及各办事处联系方式 (182)1. 概述1.1. 系列概述水星二代（MERCURY2）USB3.0数字相机是由大恒图像自主研发的成熟产品，性能出色、价格实惠、安装、使用方便。

USB3.0接口技术与电路设计研究


2.2 USB的数据流传输
主控制器负责主机和USB设备间数据流的传输。这些传输数据被当作连续的比特流。每个设备提供了一个或多个可以与客户程序通信的接口，每个接口由0个或多个管道组成，它们分别独立地在客户程序和设备的特定终端间传输数据。USBD为主机软件的现实需求建立了接口和管道，当提出配置请求时，主控制器根据主机软件提供的参数提供服务。
1、USB概述
由于多媒体技术的发展对外设与主机之间的数据传输率有了更高的需求，因此，USB总线技术应运而生。USB(Universal Serial Bus)翻译为中文就是通用串行总线，是由Conpaq、DEC、IBM、Inter、Microsoft、NEC和Northen Telecom等公司为简化PC与外设之间的互连而共同研究开发的一种免费的标准化连接器，它支持各种PC与外设之间的连接，还可实现数字多媒体集成。现在生产的PC几乎都配备了USB接口，Microsoft 的Windows98、NT以及MacOS、Linux、FreeBSD等流行操作系统都增加了对 USB的支持。
3、USB外设控制器的两种实现方式
USB芯片在外设领域的应用面很广。USB外设控制芯片通常包括USB收发器、串行接口引擎(SIE)、USB控制器和外设功能等四个模块(SIE 主要以硬件方式处理大多数USB协议，USB控制器负责与PC交互通信信息)。USB控制器一般有两种类型：一种是MCU集成在芯片里面的，如 Intel的8X930AX、CYPRESS的EZ-USB、SIEMENS的C541U以及 MOTOLORA、National Semiconductors等公司的产品;另一种就是纯粹的USB接口芯片，仅处理 USB通信，如PHILIPS的PDIUSBD11(I2C接口)、 PDIUSBP11A、PDIUSBD12(并行接口)，National Semiconductor的USBN9602、USBN9603、USBN9604等。

CYUSB3014型USB3.0+FPGA电路设计详解说明书

CYUSB3014型USB3.0+FPGA 电路设计详解小梅哥2016年12月29日星期四芯航线AC6102开发板上，使用了一片Cypress 的USB3.0全协议芯片CYUSB3014作为FPGA 与PC 机的高速通信桥梁。

关于CYUSB3014的各项性能和参数介绍，请参考AC6102 USB3.0开发教程中相关介绍。

本节主要介绍AC6102开发板上USB3.0电路的设计细节，方便大家在使用的时候快速核对理解。

以下为AC6102开发板上的USB3.0电路整体框图说明为了充分发挥USB3.0芯片的特性，特将CYUSB3014芯片的所有数字IO 与FPGA 连接，包括32根数据线，13根控制线、4根I2S 信号线以及UART 线等。

复位CYUSB3014有一个复位输入接口，当复位输入为低电平时，芯片处于复位状态。

只有当该引脚为高电平时，芯片才能正常工作，AC6102开发板在设计时，充分考虑了实际应用和系统调试时的情况，给CYUSB3014设计了两种复位方式，分别为FPGA控制复位和上电自动复位。

默认使用上电自动复位方式，该方式非常适合我们调试系统原型时使用，这样不必担心因为重新下载FPGA 的sof固件而导致USB芯片复位，影响USB3.0芯片的正常运行。

增加调试时候的工作量。

（如果使用fpga控制复位，那么每次下载完fpga的sof后，都会对USB芯片执行一次复位操作，从而使芯片内烧写的固件丢失，那么用户只能再烧写一次usb 芯片固件，从而增加了调试时候的工作量）。

如下图，R64默认没有焊接，即断开了CYUSB 芯片与FPGA芯片的连接，从而避免受到FPGA固件的影响，如果产品最终定型需要测试使用FPGA直接控制USB芯片复位，给R64安装100R左右的电阻即可。

时钟晶振CYUSB3014支持外部晶振提供时钟信号，支持19.2、26、38.4和52MHz的时钟频率，AC6102开发板上使用19.2MHz的晶振为CYUSB3014提供时钟源。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FSLC[2] 0 1 1 1 1 FSLC[1] 0 0 0 1 1 FSLC[0] 0 0 1 0 1 Crystal/clock frequency 19.2 MHz crystal 19.2 MHz input clock 26 MHz input clock 38.4 MHz input clock 52 MHz input clock
Cap Value 0.1 uF, 0.01 uF 0.1 uF, 2.2 uF 0.1 uF, 2.2 uF 0.1 uF, 2.2 uF 0.1 uF, 0.01 uF 0.1 uF, 0.01 uF Number of caps 4 of each 1 of each 1 of each 1 of each 1 of each 1 of each per supply Pin Name VDD AVDD U3TXVDDQ U3RXVDDQ CVDDQ VIO1-5
This protection ensures the device will continue to function after ESD events up to the levels stated. The SSRX+, SSRX-, SSTX+, SSTX- pins have only up to +/- 2.2KV Human Body Model (HBM) internal ESD protection. Additional protection can be added to these pins by using high performance, low capacitance external ESD devices. To prevent an effect on the performance of this bus, the added capacitance should not exceed 0.4 pF. In terms of EMI, all signal and clock traces emit electromagnetic (EM) radiation when they switch from one level to another. To meet the various standards in different countries, these emissions must be minimized. You can use several techniques to lower EM emissions:
PMODE[2:0] F00 F01 F11 F0F F1F 1FF Boot from Sync ADMUX (16-bit) Async ADMUX (16-bit) USB boot Async SRAM (16-bit) I2C, on failure, USB boot is enabled I2C only
Application Note Abstract
The Cypress EZ-USB FX3 is the next generation USB 3.0 peripheral controller. With its highly integrated and flexible features, developers can add USB 3.0 functionality to any system. This application note discusses hardware design guidelines and walks the developer through a list of critical items to be considered.
If only external clock input is used, the XTALIN and XTALOUT pins can be left unconnectedis used, the CLKIN pin can be left unconnected. A 32.76 kHz, clock input can be used for watchdog timer operation during suspend mode. This may be optionally supplied by an external source.
®
Introduction
The Cypress EZ-USB FX3 has a fully configurable parallel General Programmable Interface GPIF II, integrated USB 3.0 and USB 2.0 physical layer (PHYs) along with a powerful processor. It implements an ingenious architecture which enables data transfers of 320 MBps from GPIF II to a USB interface. To successfully add this high throughput pipe to a system, a developer must take care when designing the system. This application note gives recommendations for designing with the Cypress Semiconductor EZ-USB FX3 device. Techniques for high-speed design should be applied to systems using the EZ-USB FX3. Because of the packaging and high performance characteristics of the EZUSB FX3, trace width, stack up, and other layout considerations should be followed to make sure the system will perform as expected.
Booting
EZ-USB FX3 can be the main processor in a system or a coprocessor. The booting option you use depends on the specific system implementation. PMODE[2:0] configures the boot option and can be connected directly to the main processor or hardwired on the board depending on the booting option that will be used. The following table shows the levels of the PMODE[2:0] signals required for the different booting options.


Consider putting the power and ground planes as the outside layers with signal layers underneath. Always have solid copper fills beneath integrated circuits and clocks. Ensure an adequate ground return path for all signals. Minimize the trace length of high speed, high current traces.
2
Clocking
Either a crystal or an external clock can be used as the clocking source for EZ-USB FX3. Crystal supports only 19.2 MHz, while an external clock can support 19.2 MHz, 26 MHz, 38.4 MHz, and 52 MHz. The FSLC[2:0] lines can be tied to power or ground (through pull-up or pull-down resistors) based on the clocking option being used. The following table defines the values of FSLC[2:0] for the different clocking options. CVDDQ supply is the supply associated with Clocks input. It should be configured to the same level as the 0.external clock level.
If an external EEPROM is used on the I C bus, 1 KOhms pull-up resistors should be placed on the SCL and SDA lines for up to 1 MHz EEPROM communication.
EZ-USB® FX3 Hardware Design Guidelines
AN70707
Author: Rizwan Afridi, Hussein Osman Associated Project: No Associated Part Family: CYUSB3014 Software Version: N/A Associated Application Notes: None