下载文档原格式
第三章（组合逻辑电路）作业及答案1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。
图3-1 :组合逻辑电路逻辑图解：(1)Y j AB AC A A C(2)Y2 AB ACD BD D A( B CD ) A B CD A BC BD2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。
若设 S 1、S o 为功能控制信号，A 、B 为输入信号，L 为输出，说明当S 1、S o 取不同信号值时， 电路所实现的逻辑功能。
ABLSS o图3-2 :组合逻辑电路逻辑图答秦：L = (A^SiXB^Si)®SB-SjSt =00. L = A+B ; S]S t =01* L = A^B i S l S t =lOr L = AB ・ S|S 0 =11, L = AB3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关 系，画出相应的逻辑电路图(1) 丫1AB BC (2) 丫2A(C B )(3) 丫3ABC B(EF G )4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效， 要求任一按键按下时，G S 为1，否则G S =0 ;还要求没有按键按下时，E O 信号 为1，否则为0。
A B C A B C E F G丫2得到」A\ = D^~DC= D + CAQ-DCB + D-D + C£^GS=D十C+3+月-谨铝电路如下图和示■丁A5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S,输出信号为丫，要求写出真值表、逻辑函数表达式和画出逻辑电路图解：若是输入信号尢負、B「选择信号为匕输出信号为丫，则有：・y二动+如用门电路实现如下’亠6、某公司3条装配线各需要100kW 电力，采用两台发电动机供电，一台100kW，另外台是200kW，3条装配线不同时开工，试设计个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的讷：设C. E-岂代表三K机「代表：00kW 电机…扎匚叽C200rW卩222D-O H P Ov2322:QjU-1[k w1-21-pGV^ = CBA+CBA^-CBA ICBA^C '^A \ BA)I I BA) \-=C (BA4- BA)-C(^A+ BA)=Ce.G2CHI= M-CA^rCB^有逻辑图如下：屮7、图3-3是由3线/8线译码器74LS138和与非门构成的组合逻辑电路，试写出P l和P2的逻辑表达式，并列出真值表，说明其逻辑功能CEA图3-3 组合逻辑电路图8、试用3线-8线译码器74LS138和与非门实现以下多输出函数：BIN/OCT374LS138 4h（A, B, C）AB BC AC F 2(A, B, C)m (2,4,5,7)W ：.罕儿岛 C')=AB-^C + 月C="=ABC^ABC+ABC+ABC-6謬6"一融”亦”玮 石卫9、图3-4是由八选一数据选择器74LS151构成的组合逻辑电路，试写出当G i G o 为各种不同取值时输出丫与输入A 、B 的逻辑函数表达式。
章组合逻辑电路第一节重点与难点一、重点:1.组合电路的基本概念组合电路的信号特点、电路结构特点以及逻辑功能特点。
2.组合电路的分析与设计组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。
组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。
如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。
由于设计电路由门电路组成，所以使用门的数量较多，集成度低。
若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。
无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题, 的要求即将文字描述变成一个逻辑函数表达式。
3.常用中规模集成电路的应用常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。
4.竞争冒险现象竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。
二、难点:1.组合电路设计无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题,的真值表，这一步既是重点又是难点。
总结解决这一难点的方法如下:(1)分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。
(2)定义逻辑变量0、1信号的含义。
无论输入变量、输出变量均有两个状态状态代表的含义由设计者自己定义。
(3)再根据设计问题的因果关系以及变量定义，列出真值表。
2.常用组合电路模块的灵活应用同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。
读者可在下面的例题和习题中体会。
3.硬件描述语言VHDL的应用VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。
三、考核题型与考核重点1.概念与简答题型1为填空、判断和选择;题型2为叙述基本概念与特点。
数字电子技术基础第三章习题答案3-1 如图3-63a~d所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。
略3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。
略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。
答：（1）图3-7负逻辑真值表F与A、B之间相当于正逻辑的“或”操作。
（2）图3-8负逻辑真值表F与A、B之间相当于正逻辑的“与”操作。
3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？答：三种门经过处理以后均可以实现反相器功能。
(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。
3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
答：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b)多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。
答：a ）不正确。
输入电阻过小，相当于接低电平，因此将Ω50提高到至少2K Ω。
b) 不正确。
第三脚V CC 应该接低电平。
c ）不正确。
万用表一般内阻大于2K Ω，从而使输出结果0。
因此多余输入端应接低电平，万用表只能测量A 或B 的输入电压。
3-7 （修改原题，图中横向电阻改为6k Ω，纵向电阻改为3.5 k Ω,β=30改为β=80） 为了提高TTL 与非门的带负载能力，可在其输出端接一个NPN 晶体管，组成如图3-67所示的开关电路。
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
3组合逻辑电路习题解答 33自我检测题1．组合逻辑电路任何时辰的输出信号，与该时辰的输入信号有关，与以前的输入信号没关。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现刹时搅乱窄脉冲的现象称为竞争冒险。
3． 8线— 3线优先编码器 74LS148 的优先编码序次是I 7 、I 6 、I5 、⋯、I 0 ，输出为Y Y1 Y0 。
输入输出均为低电平有效。
当输入I 7 I 6 I5 ⋯I 0为11010101时，输出Y2 Y1 Y0 为2010 。
4．3线— 8线译码器 74HC138处于译码状态时，当输入 A2A1A0=001时，输出Y7 ~ Y0 = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不相同电路中去的电路叫数据分配器。
6．依照需要选择一路信号送到公共数据线上的电路叫数据选择器。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用 A、B 表示，输出信号为比较结果： Y( A ＝B)和 Y(A＜B) ，那么Y(A＞B)的逻辑表达式为AB 。
＞B) 、Y(A8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9．多位加法器采用超前进位的目的是简化电路结构×。
〔√，×〕10．组合逻辑电路中的冒险是由于引起的。
A ．电路未到达最简B．电路有多个输出C．电路中的时延 D．逻辑门种类不相同11．用取样法除掉两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲 B．在输入级加正取样脉冲C．在输出级加负取样脉冲 D．在输入级加负取样脉冲12．当二输入与非门输入为变化时，输出可能有竞争冒险。
A ．01→10 B．00→10 C．10→11 D．11→0113．译码器 74HC138 的使能端E1 E2 E3 取值为时，处于赞成译码状态。
A ．011 B．100 C．101 D．01014．数据分配器和有着相同的根本电路结构形式。
第3章[题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BCAC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。
数字电子技术基础阎石第五版课后答案第一章：引言1.数字电子技术是现代电子技术的基础，它是将模拟电子技术应用到数字系统中的学科。
数字电子技术的发展对计算机技术、通信技术等领域起到了重要的推动作用。
2.数字电子技术的基本概念包括数字信号、模拟信号、信号采样、量化、编码等。
3.数字电子技术的应用广泛，涵盖数字计算机、数字通信、数字音频、数字视频等多个领域。
第二章：数字逻辑基础1.逻辑代数是数字电子技术的基础，它包括逻辑运算、逻辑表达式、逻辑函数等概念。
2.逻辑代数的基本运算包括与运算、或运算、非运算等。
3.逻辑函数可以用真值表、卡诺图等形式表示。
4.数字逻辑电路是由逻辑门组成的，常见的逻辑门有与门、或门、非门等。
5.在数字逻辑电路中，还有多种逻辑门的组合形式，如与或非门、与非门等。
第三章：组合逻辑电路1.组合逻辑电路是由多个逻辑门组成的电路，逻辑门的输入和输出之间没有时钟信号的约束。
2.组合逻辑电路的设计过程包括确定所需逻辑关系、选择合适的逻辑门、进行逻辑门的连线等。
3.组合逻辑电路常见的应用有加法器、减法器、译码器、多路选择器等。
4.确定组合逻辑电路的最小项和最大项是一种常用的设计方法。
5.组合逻辑电路可以用Karnaugh图来进行化简和优化。
第四章：时序逻辑电路1.时序逻辑电路是由组合逻辑电路和触发器组成的电路，触发器引入了时钟信号来控制电路的状态。
2.触发器的种类有RS触发器、D触发器、JK触发器等。
3.时序逻辑电路中常见的电路有时钟发生器、计数器、寄存器等。
4.时序逻辑电路在数字系统中起到了重要的作用，可以实现状态的存储和传输。
5.时序逻辑电路的设计需要考虑时序条件、逻辑功能、触发器的选择等因素。
第五章：数字系统的设计1.数字系统的设计包括功能设计和硬件设计两个方面。
2.功能设计是根据系统的需求，确定系统所完成的功能和算法。
3.硬件设计是根据功能设计，选择合适的逻辑门、触发器等器件，进行电路图的设计。
