AC耦合电容

LVPECL、VML、CML、LVDS 与子LVDS 之间的接口连接作者：Michael Peffers本文我们将了解如何在LVPECL、VML、CML、LVDS 和子L VDS 接口之间转换。

系统当前包含CML 与LVDS 等各种接口标准。

理解如何正确耦合和端接串行数据通道或时钟通道的传输线路是一项非常重要的技能。

我们先来了解一下大多数通用接口的电压等级及所需的端接技术：图 1：通用接口电压等级图 2：通用端口端接接口之间的电压等级不同，而且各种接口需要不同的端接，因而接口之间并不兼容。

不过没关系，现在已经有了解决该问题的方案。

要成功连接两个不同的接口，必须在两个接口之间布置各种AC 耦合电容器。

这些AC 耦合电容器不仅可除去传输信号中的DC 分量，而且还允许设置新的DC 偏置或共模电压。

我一般尽可能将A C 耦合电容器和端接网络布置在靠近接收器的位置，以便帮助我避免任何传输线路影响。

不过，如果在您设计的系统中无法对接收器进行控制，那么也可将AC 耦合与端接设置在发送器附近。

在选择AC 耦合电容器值时应注意，在比特周期结束前电容器不能完全充满。

典型的AC 耦合电容器值在0.1uF 至0.01uF 之间，在有问题时，可计算出RC 的时间常数T，并根据比特时间进行检查。

在进行AC 耦合时，还必须具有DC 平衡数据模式，因为连续不断1 和0 的长期运行会导致电容器饱和或完全放电，从而在比特转换过程中产生比特错误。

在下图3 中，我举了两个实例，用以说明如何在CML 驱动器、LVPECL 驱动器和LVDS 接收器之间实施AC 耦合。

图 3：不同接口的互连连接任意两个不同接口时可使用这种相同的方法，只要正确端接驱动器和接收器，就可使用AC 耦合电容器。

我常听到的一个问题是，“我可不可以通过转换标准LVDS 驱动器的输出来支持子LVDS 接收器？”该问题的答案是“可以”，我将使用SN65LVDS100的IBIS 以及Hyperlynx 来介绍实施方法：图 4：LVDS 至子 LVDS 的端接方案图 5：传输的 LVDS 波形图 6：在端接后接收到的子 LVDS 波形在这个最后的实例中，我们并非一定要使用AC 耦合电容器才能复位共模电压，因为R1 与R3 以及R2 与R4 的比值可以设定适用于共模信号的衰减量。

DC耦合的AC电压一、什么是DC耦合的AC电压在电路中，直流（Direct Current，简称DC）和交流（Alternating Current，简称AC）是两种常见的电流形式。

直流电压是恒定的，而交流电压则是周期性变化的。

DC耦合的AC电压是指通过一种特殊的电路连接方式，将直流电压和交流电压进行耦合，使得交流电压可以在直流电压的基础上进行叠加。

二、DC耦合的AC电压的原理DC耦合的AC电压的实现依赖于电容和耦合电路。

通过将一个电容连接在直流电压和交流电压之间，可以实现直流电压的隔离，并使交流信号通过。

当交流信号通过电容时，它会在电容两端产生一个交流电压，这个交流电压可以与直流电压相叠加，从而得到DC耦合的AC电压。

三、DC耦合的AC电压的应用DC耦合的AC电压在电子电路中有着广泛的应用。

以下是一些常见的应用场景：1. 音频放大器音频放大器是将微弱的音频信号放大到足够大的电压和功率输出的设备。

在音频放大器中，经常使用DC耦合的AC电压来传输音频信号。

通过将音频信号和直流电压耦合，可以实现音频信号的放大和输出。

2. 射频放大器射频放大器是将射频信号放大到足够大的电压和功率输出的设备。

在射频放大器中，也常常使用DC耦合的AC电压来传输射频信号。

通过将射频信号和直流电压耦合，可以实现射频信号的放大和输出。

3. 信号传输在信号传输中，如果需要同时传输直流和交流信号，可以使用DC耦合的AC电压。

通过将直流信号和交流信号耦合，可以实现信号的有效传输。

四、DC耦合的AC电压的设计与实现要实现DC耦合的AC电压，需要进行相应的电路设计和实现。

以下是一些常见的设计和实现要点：1. 选择合适的电容选择合适的电容是实现DC耦合的AC电压的关键。

电容的容值需要根据具体的应用场景和要求进行选择。

一般来说，电容的容值越大，对交流信号的传输越好，但也会增加成本和体积。

2. 设计合适的耦合电路耦合电路是实现DC耦合的AC电压的另一个关键。

电容耦合效应
摘要：
1.电容耦合效应的概念
2.电容耦合效应的原理
3.电容耦合效应的应用
4.电容耦合效应的优缺点
正文：
一、电容耦合效应的概念
电容耦合效应是指在电路中，由于电容器的存在，使得电路中的某一部分与另一部分产生相互影响的现象。

电容器能够储存电荷，并在需要时释放电荷，从而对电路中的电压产生影响。

二、电容耦合效应的原理
电容耦合效应的原理是由于电容器内部的电荷会发生变化，从而改变电容器两端的电压。

当电容器充电时，电容器内部的电荷会增加，导致电容器两端的电压上升；当电容器放电时，电容器内部的电荷会减少，导致电容器两端的电压下降。

这种电压变化会传递到电路中的其他部分，从而产生电容耦合效应。

三、电容耦合效应的应用
电容耦合效应在电路设计中有着广泛的应用，例如：
1.滤波器：滤波器能够通过电容耦合效应去除电路中的噪声和干扰信号，从而提高信号的质量。

2.振荡器：振荡器能够通过电容耦合效应产生稳定的振荡信号，从而为电路提供时钟信号。

3.耦合器：耦合器能够通过电容耦合效应将两个电路的信号进行耦合，从而实现信号的传输和放大。

四、电容耦合效应的优缺点
电容耦合效应的优点：
1.能够实现信号的传输和放大；
2.能够去除电路中的噪声和干扰信号；
3.能够为电路提供稳定的时钟信号。

耦合电容的计算耐压要看实际工作中，电容两端承受的实际直流电压是多少，如果真的要计算，还要看通过电容的交流信号的数值是多少。

那样比较麻烦，一般留实际承受直流电压的2倍的余量就够用了。

容量有这样一个公式(计算过程一律使用国际单位):F=1/(2*π*R*C)其中，F是最低截止频率，R是电容后面的负载(对于输入电容就是放大器的输入电阻，对于输出电容就是放大器的负载电阻)，C就是耦合电容的数值。

关于电路的耦合问题，通常应该选取多大的电容呢，我在网上查到有这样一种计算公式: F=1/(2*π*R*C)其中，F是最低截止频率，R是电容后面的负载(对于输入电容就是放大器的输入电阻，对于输出电容就是放大器的负载电阻)，C就是耦合电容的数值。

但是用这个计算出来和实际电路图上的电容值又相差很大，而且串一电容、并一电阻的组成的应该是一个高通滤波器，所以我还有一点搞不明白的时这个公式里面的频率应该是高通截止频率还是低通截止频率。

所以请大虾指教一下，这个估算方式到底对不对呢，具体应该怎么考虑呢，谢谢大家了低频情况下，选取电容的方法就跟楼主所述的差不多，原则上是越大越好，当然，计算时一般选择下限频率、补偿低频频响，音响电路里面很多时候就是这么干的。

如果还要照顾高频，那就采用两个一大一小电容并联的办法试试看。

一般估算时候采用的低端截止频率要比你需要的最低频率低5,10倍，高频则要选高5,10倍。

还要注意电容的材料和工艺，音频频段常用电解、聚丙烯和涤纶电容，几百K 用独石(低频瓷介)的足够了，上兆的就用高频瓷介，30兆以上的最好不用涤纶、低频瓷介和有长引线的铝电解，它们很有可能已经变成电感了。

射频的情况下就复杂一些，最好用半波长谐振腔法，通过做一个陷波器、观察陷波深度来测试电容的等效射频串联电阻ESR，越小越好。

本人试过用微带腔体来做，但是Q值低，测得的数值偏大，一般S波段上，只能测到陷波-30dB的水平、也就是只能测得略小于1欧姆的等效串联电阻。

关于交流耦合和直流恢复的区别耦合耦合是指两个或两个以上的电路元件或电网络等的输入与输出之间存在紧密配合与相互影响，并通过相互作用从一侧向另一侧传输能量的现象。

∙交流耦合(AC Coupling)就是通过隔直电容耦合，去掉了直流分量∙直流耦合(DC Coupling)就是直流、交流一起过，并不是去掉了交流分量。

∙比如在3V的直流电平上叠加一个1Vpp的弦波，如果用直流耦合，看到的是以3V为基准，+/-0.5V的正弦波；如果用交流耦合，看到的是以0V为基准，+/-0.5V的正弦波∙∙电容具有隔直通交的特性，所以电容只能用来耦合交流信号，而对于直流，电容用来滤波，就是把直流中的交流滤去。

1、交流耦合和直流恢复的区别：直流耦合时，屏幕上显示的才是真正的被测信号。

交流耦合时，输入信号通过一个电容器进行耦合，之后才进入示波器的放大电路，由于电容器的隔直作用，被测信号中的直流分量会被滤除，示波器显示的只是交流分量。

交流耦合和直流耦合在匹配电路上的区别：直流耦合就是直接的导线连接，包括通过像电阻之类的线性元件的连接。

它适用于对包括直流分量的信号的放大电路中。

在直流耦合电路中，各级电路的静态工作点是互相影响的。

一级的工作点改变了相邻的二级也会受到影响。

因此不能单独地调整工作点电流和电压。

而在交流耦合直流不耦合的电路中各级电路是用电容或者是电感隔离开的。

因此静态工作点是独立的，调整静态工作点比较容易。

直流耦合中因为各级的输入和输出阻抗是一定的，不好作阻抗变换，直接耦合时高效率匹配就很难做到。

而在交流耦合电路中用线间变压器就很好地进行阻抗变换实现高效率的匹配。

特别是选频放大电路中普遍采用的LC谐振电路更是极大地提高了电路的效率。

2、交流耦合（AC COUPLED）是通过电容串联在线路中来完成的耦合，电容种类不限，交流耦合的作用是去除信号里面的直流分量。

它对纯交流信号（没有任何直流成分）没有特别的影响，对于直流信号来说则是去除了直流分量，这是电容充电稳定后的特性。

10/100M以太网板级电容耦合应用浅谈〔摘要〕本文主要讨论了基于BCM以太网套片的板级电容耦合应用，。

通过对于耦合电容的参数选择展开了对电容耦合技术的探讨，对后续AC耦合应用的分析有一定的参考意义。

〔关键词〕：以太网电容耦合〔略缩语〕PDJ ：Pattern-dependent jitter一前言以太网作为广泛应用的通信网络物理层互连技术的一种，也被系统设计人员应用于板级系统互连。

只是在板级应用中由低成本磁片电容耦合替代了传统的网络变压器耦合方式。

虽然电容耦合与变压器耦合都属于交流耦合应用，但电容耦合方式其特殊的阻抗域/频域的特性使得设计者必须根据传输信道模型进行合理的参数选择。

本文以下将就基于BCM以太网PHY的板级互连应用进行讨论以及分析。

二常用板级互连模式（1）Backplane connection，这种模式是基于比较复杂的分布式控制系统，例如通信局端的机架式产品。

产品通常由主控母板，一定数量的通信子板以及背板组成。

母板与子板间通过背板的以太网互连一定是点对点的，而且收发两方都要进行容性隔离以避免DC压降过大隐患。

图示如下：（2）PCB connection：这种模式是基于互连的以太网PHY都在同一单板上。

三 AC耦合电容的参数选择为了方便进行分析，我们可以将板级以太网交流耦合应用回路归一化等效为ＲＣ一阶高通电路如下：Figure 3： RC耦合电路我们可以发现，在这样的信道模型中，一段时间内，如果驱动器驱动到线路上为同一码型，则在这段时间内，高速互连通道的特性与ＲＣ高通特性的完全一致，图3的C相当于图2中的AC耦合电容，R相当于接收器的100ohm终端匹配电阻。

同一码型持续的时间段中，接收器上接收到的电压呈指数级别降低，时间越长，电压降低越多。

假设驱动器发送连“1”码比特流到线路上，随着时间的延续，接收器接收到的电压会逐渐降低，即图4中的LF Droop（低频衰减，因为RC电路具有高通滤波特性，所以电路的低频分量衰减较大），时间越长，LF Droop越大，一旦码型发生变化后，比如图4中改变为“0”码，接收器上的电压会迅速降低并反相，因为LF Droop的影响，电压降低的起点会比理想位置低，导致从“1”码到“0”码的变化边沿时刻会比理想位置有所提前，这个与理想位置的偏移量就是由AC耦合所带来的PDJ(Pattern-dependent jitter)。

直流耦合直流耦合(DC Coupling)就是直通，交流直流一路过，并非去掉了交流分量。

比如在3V的直流电平上叠加一个1Vpp的正弦波，若是用直流耦合，看到的是以3V为基准，+/-0.5V的正弦波。

在功率放大中有重要应用。

交流耦合交流耦合(AC Coupling)就是通过隔直电容耦合，去掉了直流分量交流耦合和直流耦合在匹配电路上的区别回答共1条2021-2-29 08:19 jljljf|十一级直流耦合就是直接的导线连接，包括通过像电阻之类的线性元件的连接。

它适用于对包括直流分量的信号的放大电路中。

在直流耦合电路中，各级电路的静态工作点是彼此影响的。

一级的工作点改变了相邻的二级也会受到影响。

因此不能单独地调整工作点电流和电压。

而在交流耦合直流不耦合的电路中各级电路是用电容或是电感隔离开的。

因此静态工作点是独立的，调整静态工作点比较容易。

直流耦合中因为各级的输入和输出阻抗是必然的，不好作阻抗变换，直接耦合时高效率匹配就很难做到。

而在交流耦合电路顶用线间变压器就很好地进行阻抗变换实现高效率的匹配。

特别是选频放大电路中普遍采用的LC谐振电路更是极大地提高了电路的效率。

什么是交流耦合？满意回答交流耦合主如果指在两部份的电路中，通过对电路元件及参数的设置，使交流信号依照人们的意愿进行传送的电路形式。

常常利用在交流放大电路级间电路连接中。

在交流放大电路两个放大级之间，要求只传送交流信号，而将直流信号（或电源）进行隔离，避免影响放大器的工作点，因此有如一楼朋友所说的变压器耦合，阻容耦合，直接耦合等各类耦合。

电容的直流或交流耦合作用，用途？？满意回答电容具有隔直通交的特性，所以电容只能用来耦合交流信号，而对于直流，电容用来滤波，就是把直流中的交流滤去。

直流耦合交流耦合的用途和直流耦合如何实现2021-7-15 16:39提问者：haomec333|阅读次数：2205次交流耦合是加个电容起到隔直流的目的那么直流耦合的概念是什么？也是要起到隔交流的目的么？另外2者的应用范围和常见用途是什么呢谢谢“交流耦合是加个电容起到隔直流的目的”，正确。

dc耦合的ac电压【实用版】目录1.概述2.dc 耦合的 ac 电压的概念3.dc 耦合的 ac 电压的工作原理4.dc 耦合的 ac 电压的应用5.结论正文1.概述在电子电路中，我们常常会遇到一种名为 dc 耦合的 ac 电压的现象。

这种现象对于电子电路的设计和运行都有着重要的影响。

因此，了解 dc 耦合的 ac 电压的工作原理和应用，对于电子工程师来说，是必不可少的。

2.dc 耦合的 ac 电压的概念dc 耦合的 ac 电压，指的是在直流电路中，由于电容器的存在，使得交流电压得以通过电容器，形成一种既有直流分量，又有交流分量的电压。

这种电压既具有直流电压的稳定性，又具有交流电压的变化性，因此在电子电路中得到了广泛的应用。

3.dc 耦合的 ac 电压的工作原理dc 耦合的 ac 电压的工作原理主要依赖于电容器的特性。

电容器可以储存电荷，当交流电压通过电容器时，电容器会储存交流电压的电荷，形成一个稳定的直流电压。

同时，电容器也会放出储存的电荷，使得交流电压得以通过。

这样，就形成了一种既有直流分量，又有交流分量的电压。

4.dc 耦合的 ac 电压的应用dc 耦合的 ac 电压在电子电路中有着广泛的应用。

例如，在放大器电路中，通过使用 dc 耦合的 ac 电压，可以有效地抑制交流噪声，提高信号的纯度。

在振荡电路中，通过使用 dc 耦合的 ac 电压，可以得到更加稳定的振荡信号。

此外，dc 耦合的 ac 电压还被广泛应用于滤波器、信号处理器等电子电路中。

5.结论总的来说，dc 耦合的 ac 电压是一种既有直流分量，又有交流分量的电压，它的工作原理主要依赖于电容器的特性。

ac耦合电容（AC coupling capacitor）Step response of 1 RC series circuitFigure 1 RC first order circuitAs shown in Figure 1, is composed of RC high order filter circuit, t = 0 + time switch, namely to a RC circuit step excitation, 0 + voltage time capacitor C is up to 0, there is no charge for the response voltage on R.For the sake of simplification, the complex frequency domain analysis method is applied to this circuit, and the results of voltage sharing on the R are R and C. The complex frequency domain image function UR of the resistance R voltage (s) is shown as follows:The inverse Laplasse transform of s domain to time domain is used to obtain the time-domain solution UR (T) of the voltage on the resistor:The result shows that at t = 0 + time time on switch capacitor C, the equivalent circuit, the voltage on R VDC, and then with the charging capacitor C, voltage R exponentially on the lower level, when time tends to infinity when, C VDC is fully charged, the voltage on the approach VDC, R voltage on reaching 0.Characteristic analysis of 2 AC coupled transmission channelThrough the analysis, in Section 1 can be found in thehigh-speed interconnection transmission system, in a period of time, if you drive on the line for the same type of code, inthis period of time, the characteristics of high speed interconnect channels and in Section 1 identical figure 1 C is equivalent to AC coupling capacitor in figure 2, the 50ohm terminal R is equivalent to the receiver, the resistance, the figure does not draw the same code continuous period of time, the receiver receives the voltage level decreased exponentially, longer, more voltage drop.In Figure 2, shown in Figure 3, assuming the drive to send even the "1" code bit stream on the line, as time went on, the receiver receives the voltage will be gradually reduced, namely LF in 2 Droop (low frequency attenuation, because the RC circuit has characteristics of high pass filter circuit, so low frequency components attenuation) LF Droop, the longer, more, once the code changes, such as Figure 2, 3 changed to "0" code, the voltage on the receiver will decrease quickly and reverse the effects of LF Droop because of the reduced voltage starting point than the ideal position is low, leads to a change from "1" edges. Code "0" code will be earlier than the ideal position, and the ideal position offset is caused by the coupling of AC PDJ. Obviously, 3dB corner frequency of high pass filter circuit RC is low, RC constant is, the more low frequency components by LF Droop PDJ, smaller, smaller, because the fixed value of R, so C is larger, the smaller the PDJ, higher C is beneficial to the inhibition of PDJ.Figure 2 PDJ caused by AC couplingFigure 3 Correlation jitter caused by AC couplingFigure 4 PDJ estimation of similar trianglesThe mathematical deduction of PDJ is given in combination with figures 3 and 4, and an analytic formula is given and the values are estimated. The difference of the two signals, the common mode voltage as a common center, equal and opposite phase, can be seen from Figure 5, the PDJ and the difference of common mode voltage size on the line Never mind and signal, and the magnitude of the change in VPP (i.e., differential mode voltage), and because of difference the positive and negative phase is completely symmetrical, so only on one of the signal analysis of difference.As shown in Figure 2, the differential is output to the single end of the drive with a signal swing of VPP,The signal period is TUI, the signal rise time is TR for 20% to 80%, and the continuous code length is N Bits. The voltage caused by the continuous invariant code is reduced to V, and the signal edge offset (that is PDJ) is TJ. Set the initial voltage on the receiving end (i.e. the initial voltage on the R) as the "middle 1" code and "0" code level value 0.5VPP, according to the analysis in Section 2 of the results, after continuous invariant code transfer time N Bits, voltage R:The voltage drop on the R is V:We need to solve the value of TJ, and now we know the value of delta V. Obviously, if we can find the relationship between them, the value of TJ can be easily solved. The signal edge shift in Fig. 5 local amplification of the study, as shown in Figure 3, we can see that from 20% to 80% Tr, and the 0.6VPP signal ofthe rising edge and triangle TJ, composed of delta V and signal drop along the right triangle composed of similar shape, so:According to the formula, you can calculate the value of TJ, TR value can be found from the drive's data book, must pay attention to 20% to 80% of the rise time, if you do not find the value of TR, you can use the next type of estimation:BW is the bandwidth of the transmitted signal, and in the first-order system, the typical rate of BW is 60% to 100% data rates. In practical applications, if only the TJ is estimated, it is recommended that the BW take an intermediate value, that is, the data rate of 80%, so that:N is the largest number of continuous invariant codes, related to the channel bearer type; TUI is the unit cycle of the signal; the R is generally 50ohm; the value of C can be flexibly chosen; the size of the C determines the size of the TJ.The formula for TJ can eventually be reduced to:(*)The ratio of TJ to unit cycle TUI is:(* *)Selection of 3 AC coupling capacitorFrom the analysis in the 2 section, we can know that as the length of the continuous NRZ code increases, or the C value ofthe AC coupling capacitor decreases, the correlation jitter PDJ of the system will become larger than that of the N code. For example, for continuous NRZ code, the data signal of 3.125GBPS whose length is 20, the period TUI is 320pS, the rise time of 20% to 80% is 150pS, and R is 50ohm, then the formula of PDJ becomes TR:For different C, the pattern correlation jitter is:Capacitance jitter jitter and unit cycle ratio performance100pF 90pS 28% is unacceptable1nF 15pS 5% okay10nF 1.6pS <1% is great100nF 0.2pS is an excellent 0From the vibration point of view, the greater the AC coupling capacitor C, transmission channel PDJ is smaller, the better the performance of the system, but the wobble is not the only need to consider the issue, but there is another aspect to consider, on the contrary, the rules against the use of large capacitance, following a detailed description of the issue.A real capacitor also includes a parasitic resistance (ESR, equivalent series resistance) and a parasitic inductance (ESL, equivalent series inductance), as shown in Figure 7, the actual capacitor is connected in series of the three elements, there will be a series resonant frequency. At the resonant frequencypoint, the C plays a dominant role. The capacitor behaves as a capacitor, and as the frequency rises, the impedance becomes larger; at the resonant frequency point,The role of C and ESL completely offset the capacitor performance for the resistance characteristic impedance reaches the minimum value, the value is ESR; on the resonant frequency, ESL plays a leading role for the performance of the inductor capacitor, with the rising frequency of impedance change. That is to say, two parasitic components, minimum impedance ESR decided the capacitor can be achieved, the ESL capacitor on the resonant frequency performance of inductors, capacitors and lost, with increasing frequency, impedance becomes larger, and the impedance of an ideal capacitor in high frequency tends to zero.Figure 4 impedance frequency characteristics of a Murata multilayer ceramic capacitorThe analysis in Section 2, we believe that the capacitor is ideal, if taking into account the actual effect of the capacitor will be in the high impedance, leading to high frequency components of the signal attenuation change, will also make the receiver receives the voltage drop, will cause the signal Bian Yuanfa phase offset caused by the extra jitter. The greater the capacitance, the higher the frequency impedance, the more the voltage drop, the greater the jitter. From this point of view, the smaller the AC coupling capacitor, the better.As shown in Figure 5, the impedance frequency curves of the multilayer ceramic capacitors of 4 different Murata packagesof the 0603 are shown:The smaller the capacitance, the greater the ESR and the higher the resonant frequency point, the better the high frequency characteristics of the capacitor. The capacitance of the resonant frequency is lower than 1GHz, for high speed interconnect transmission system over GHz, the whole system in the high frequency bandwidth, resonant frequency over the inevitable capacitor, electrically sensitive; in the four capacitor, the capacitor 10nF in the whole frequency keep the lowest impedance performance the best, the capacitor impedance at low frequency is better than that of 1nF and 100pF, high frequency capacitor impedance is less than 100nF. Therefore, in combination, for example of the above 3.125G data transmission system, it is best to select the AC coupling capacitor of 10nF.Although multilayer ceramic capacitors generally work in high data rate systems when foreign showed up to 5 ~ 10ohm impedance, but for the realization of AC coupling function, can still work well enough, the high impedance voltage drop is a result of the increase of (usually <2%), leading to the phase shift is also small (less than 10o), so there is no need to use special standard RF capacitors, multilayer ceramic capacitors (general ceramic dielectric, optional NPO or X7R) will be able to meet the requirements.Therefore, we choose the AC coupled capacitors, which not only from the high pass filter capacitor is selected considering the characteristics of large capacity, can not consider the single capacitor of small capacity from the perspective of ESL, shouldbe considered high pass filter characteristics and high frequency capacitance under the influence of ESL, selection of middle value capacitor the basic principles are as follows:The jitter associated with the 1 capacitor shall not exceed 5% of the unit cycle;2, as far as possible the use of small packaging capacitor, small package of high frequency characteristics better than the large package, it is recommended to use 0603 or 0402 package;3, the impedance of the capacitor in the entire low frequency and high frequency can be taken into account, with the lowest overall performance impedance, it is recommended to choose between 1nF ~ 100nF capacitor.Today, I'm interested in the two AC coupled capacitors when I look at the content of SATA,Find some information, and over the book, look for related content: the empirical formulas: definition of Tc for each bit of data for the NUM period, the maximum allowable continuous 0 or 1 bit number, the impedance of the load is R (typically 50 ohms), C AC coupled electric capacity value. ForCmin=7.8*NUM*Tc/R SATA we number NUM the largest I temporarily did not find information, but "high speed digital design practice" mentioned in the example can give you a calculation method of the initial 800Mbit/S connection when the Tc=1.25ns NUM is the largest in the product in 0 consecutive or 1, R is 50 ohm, calculated minimum Cmin 0.0167uF, so he proposed800Mbit/S selected when the 0.01uF capacitor is not appropriate.Please refer to the second chapter of high-speed digital design practice for more details. QQ 450911824 can be discussed in detailCalculation formula of charge discharge time of capacitor:Let V0 be the initial voltage value on the capacitor;Vu is the capacitor full termination voltage value;Vt is the voltage value of the capacitor at any time t.Then,Vt=V0+ (Vu-V0) * [1-exp (-t/RC)]If the voltage is E, the battery charges the capacitor C to the initial value of 0 through the resistor RV0=0, charge limit Vu=E,Therefore, at any time, t, the voltage on the capacitor is:Vt=E*[1-exp (-t/RC)]T=RCLn[E/ (E-Vt)]If the voltage Vt on a capacitor is known at a certain time, the time t can be calculated based on the constant.Formula meaning:Fully filled, Vt approaches E, time is infinite;When t= RC, the capacitor voltage is =0.63E;When t= 2RC, the capacitor voltage is =0.86E;When t= 3RC, the capacitor voltage is =0.95E;When t= 4RC, the capacitor voltage is =0.98E;When t= 5RC, the capacitor voltage is =0.99E;It can be seen that after 3~5 RC, the charging process is basically over.Discharge time calculation:The initial voltage is E, and the capacitor C is discharged through the RV0=E, Vu=0, so the capacitor discharges at any time t, and the voltage on the capacitor is:Vt=E*exp (-t/RC)T=RCLn[E/Vt]The above exp () indicates the exponent based on E; Ln () is the logarithm of the e base.。