当前位置：文档之家 › 8421BCD码加法器

8421BCD码加法器

  • 格式：doc
  • 大小：900.00 KB
  • 文档页数：15

电子线路课程设计（报告）

题目 8421BCD码加法器

院 系 物理与电子工程学院 专 业 光电信息科学与工程

班 级 Z052132 学 号 052513212

学生姓名 李晓刚

指导教师 徐竞

日 期 2015年6月 常熟理工学院课程设计（报告）

I 目 录

一 题目要求与方案论证 ....................................................................................... 1

1.1 8421BCD码加法器 ........................................................................................................... 1

1.1.1题目要求 .................................................................................................................. 1

1.1.2 方案论证 ................................................................................................................. 1

二 电子线路设计与实现 ....................................................................................... 3

2.1 8421BCD码加法器的设计 ............................................................................................... 3

三 结果与分析 ....................................................................................................... 8

3.1 8421BCD码加法器的实现 ............................................................................................... 8

四 总结与体会 ..................................................................................................... 10

参考文献 ................................................................................................................. 11

附录 ......................................................................................................................... 12

常熟理工学院课程设计（报告）

1 一 题目要求与方案论证

1.1 8421BCD码加法器

1.1.1题目要求

通过开关J1~J8分别设置2个4位8421BCD码输入，通过全加器，实现相加后的输出，结果采用数码管观察。

主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选

1.1.2 方案论证

表1.1 4008BD功能表

输入 输出

CIN A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 COUT

0 0 0 0 0 0 0 0 0 0 0 0 0 O

0 0 0 0 1 0 0 0 1 0 0 1 0 0

0 0 0 1 0 0 0 1 0 0 1 0 0 0

0 0 0 1 1 0 0 1 1 0 1 1 0 0

…………………………………………

0 1 1 1 1 1 1 1 1 1 1 1 0

1

1 0 0 0 1 0 0 0 1 0 0 1 1 0

1 0 0 1 0 0 0 1 0 0 1 0 1 0

…………………………………………

1 1 1 1 1 1 1 1 1 1 1 1 1 1

表1.2 74HC85AD的真值表

输 入 输 出

A3 B3 A2 B2 A1 B1 A0 B0 IA>B IAB FA

A3>B3 × × × × × × H L L

A3

A3=B3 A2>B2 × × × × × H L L

A3=B A2<23 × × × × × L H L

A3=B A2=B2 A1>B1 × × × × H L L 常熟理工学院课程设计（报告）

2 A3=B A2=B2 A1

A3=B A2=B2 A1=B1 A0>B0 × × × H L L

A3=B A2=B2 A1=B1 A0

A3=B A2=B2 A1=B1 A0=B0 H L L H L L

A3=B A2=B2 A1=B1 A0=B0 L H L L H L

A3=B A2=B2 A1=B1 A0=B0 × × H L L H

A3=B A2=B2 A1=B1 A0=B0 H H L L L L

A3=B A2=B2 A1=B1 A0=B0 L L L H H L

表1.3 74LS48功能表

十进制数 输入 输出

D3 D2 D1 D0 a b c d e f g

0 L L L L H H H H H H L

1 L L L H L H H L L L L

2 L L H L H H L H H L H

3 L L H H H H H H L L H

4 L H L L L H H L L H

H

5 L H L H H L H H L H H

6 L H H L L L H H H H H

7 L H H H H H H L L L L

8 H L L L H H H H H H H

9 H L L H H H H H L H H

由真值表可知：两个四位8421BCD码通过4008BD全加器相加后得到的是一个四位的8421码或五位的168421码，故不能直接通过两个数码管来显示出运算结果，所以要把计算结果转换为10进制，然后将个位和十位的数字分别由对应的8421BCD码通过译码器芯片74LS48,把运算结果用数码管显示出来。如下表所示：

表1.4 数制转换

运算结果 转换为8421BCD码 显示值 COUT S3 S2 S1 S0 十位 个位

0 0 0 0 0 0 0 0 0 0 0 0 0 00

0 0 0 0 1 0 0 0 0 0 0 0 1 01

0 0 0 1 0 0 0 0 0 0 0 1 0 02 常熟理工学院课程设计（报告）

3 0 0 0 1 1 0 0 0 0 0 0 1 1 03

0 0 1 0 0 0 0 0 0 0 1 0 0 04

0 0 1 0 1 0 0 0 0 0 1 0 1 05

0 0 1 1 0 0 0 0 0 0 1 1 0 06

0 0 1 1 1 0 0 0 0 0 1 1 1 07

0 1 0 0 0 0 0 0 0 1 0 0 0 08

0 1 0 0 1 0 0 0 0 1 0 0 1 09

0 1 0 1 0 0 0 0 1 0 0 0 0 10

0 1 0 1 1 0 0 0 1 0 0 0 1 11

0 1 1 0 0 0 0 0 1 0 0 1 0 12

0 1 1 0 1 0 0 0 1 0 0 1 1 13

0 1 1 1 0 0 0 0 1 0 1 0 0 14

0 1 1 1 1 0 0 0 1 0 1 0 1 15

1 0 0 0 0 0 0 0 1 0 1 1 0 16

1 0 0 0 1 0 0 0 1 0 1 1 1 17

1 0 0 1 0 0 0 0 1 1 0 0 0 18

1 0 0 1 1 0 0 0 1 1 0 0 1 19

1 0 1 0 0 0 0 1 0 0 0 0 0 20

1 0 1 0 1 0 0 1 0 0 0 0 1 21

1 0 1 1 0 0 0 1 0 0 0 1 0 22

1 0 1 1 1 0 0 1 0 0 0 1 1 23

1 1 0 0 0 0 0 1 0 0 1 0 0 24

1 1 0 0 1 0 0 1 0 0 1 0 1 25

1 1 0 1 0 0 0 1 0 0 1 1 0 26

1 1 0 1 1 0 0 1 0 0 1 1 1 27

1 1 1 0 0 0 0 1 0 1 0 0 0 28

1 1 1 0 1 0 0 1 0 1 0 0 1 29

1 1 1 1 0 0 0 1 1 0 0 0 0 30

二 电子线路设计与实现

2.1 8421BCD码加法器的设计

一、数据的产生与输入

通过J1~J8八个单刀双掷开关在+5V和GND之间的切换来产生两个4位8421BCD码

合集下载

数字电路课程设计之加减法运算电路设计(1)

数字电路课程设计之加减法运算电路设计(1)

设计资料1

加减法运算电路设计

1．设计内容及要求

1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。

2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。

3.提出至少两种设计实现方案，并优选方案进行设计

2.结构设计与方案选择

2.1电路原理方框图

电路原理方框图如下

→ →

图1-1二进制加减运算原理框图

如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。

即：

若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16 置数 开关选择运算方式 加法运算电路

减法运算电路 译码显示计算结果 显示所置入的两个一位十进制数 并在七段译码显示器上显示16.

若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2

并在七段译码显示器上显示02.

2.2加减运算电路方案设计

2.2.1加减运算方案一

如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关S1接高电平时，B与1异或的结果为B非 ，置入 的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U11即可显示结果。

一位8421加法器

一位8421加法器

一位8421-BCD加法器

一、在8421-BCD码中：

1:0001 2:0010 3:0011 4:0100 5:0101 6:0110 7:0111 8:1000 9:1001

二、 8421BCD码加法器原理

BCD码中1——9可以用四位二进制数0000——1001表示，而1010——1111这6个数为无效数。

两个4位二进制数相加所得的结果超过1001，则将所得数加0110， 来跳过6个无效数，并产生一个进位。所以用cout来表示进位。

三、verilog程序

module abc(cout,sum,a,b);

input [3:0] a,b;

reg [3:0] sum;

reg cout;

output sum;

output cout;

reg [4:0] temp;

always @(a, b)

begin temp<=a+b;

if(temp>9)

{cout,sum}<=temp+6;

else

{cout,sum}<=temp;

end

Endmodule

四、波形图

五、问题

如何实现a自动从5开始，经过一个长度为4的周期后，变为6，然后每经过一个长为10的周期后都增加1.

vhdl BCD码加法器

vhdl BCD码加法器

实验一 BCD码加法器

一、实验目的

了解BCD 码的构成。了解BCD 码加法器的原理和设计实现方法。巩固Quartus II 的使用。

二、实验内容与要求

通过键盘输入两组4BIT的二进制数据，按照二进制加法器原理进行加和，求出和合进位，并通过电路静态数码LED显示灯输出显示，完成编译、综合、适配、仿真、实验箱上的硬件测试。

三、实验平台

（1）硬件：计算机、GX-SOC/SOPC-DEV-LAB

CycloneII EP2C35F672C8核心板

（2）软件：Quartus II

四、实验原理

BCD码是二进制编码的十进制码，也就是用4位二进制数来表示十进制中的0～9这十个数。由于4位二进制数有0000～1111共16种组合，而十进制数只需对应4位二进制数的10种组合，故从4位二进制数的16种组合中取出10种组合来分别表示十进制中的0～9，则有许多不同的取舍方式，于是变形成了不同类型的BCD码。

当BCD码相加的值小于等于9时，结果仍旧是正确的BCD码；当两个码相加的结果大于9时，必须作加6的修正处理，对于大于19的值作加12的修正处理，对于大于29的值作加18的修正处理。

然后根据仿真进行实验及验证。

五、引脚分配

芯片引脚 设计端口 开发平台

PIN_E25 A[0] F1

PIN_F24 A[1]

PIN_F23 A[2]

PIN_J21 A[3]

PIN_J20 B[0]

PIN_F25 B[1] F2

PIN_F26 B[2]

PIN_N18 B[3]

PIN_AE20 SUM[0]

PIN_AD19 SUM[1] 数码管DP5B

PIN_AC19 SUM[2]

PIN_AA17 SUM[3]

PIN_AA18 SUM[4]

PIN_W17 SUM[5] 数码管DP6 B

PIN_V17 SUM[6]

8421BCD码

8421BCD码

8421BCD码

计算机内毫无例外地都使用二进制数进行运算,但通常采用8进制和十六进制的形式读写。对于计算机技术专业人员，要理解这些数的含义是没问题，但对非专业人员却不那么容易的。由于日常生活中，人们最熟悉的数制是十进制，因此专门规定了一种二进制的十进制码，称为BCD码，它是一种以二进制表示的十进制数码。

8421BCD

[编辑本段]

一、8421BCD码

二进制编码的十进制数，简称BCD码(Binarycoded Decimal). 这种方法是用4位二进制码的组合代表十进制数的0，1，2，3，4，5，6 ，7，8，9 十个数符。4位二进制数码有16种组合，原则上可任选其中的10种作为代码，分别代表十进制中的0，1，2，3，4，5，6，7，8，9 这十个数符。最常用的BCD码称为8421BCD码，8.4.2.1 分别是4位二进数的位取值。 右图为十进制数和8421BCD编码的对应关系表：

1、BCD码与十进制数的转换

BCD码与十进制数的转换.关系直观，相互转换也很简单，将十进制数75.4转换为BCD码如:

75.4=(0111 (0101.0100)BCD 若将BCD码1000 0101.0101转换为十进制数如: (1000 0101.0101)BCD＝85.5

注意:同一个8位二进制代码表示的数，当认为它表示的是二进制数和认为它表示的是二进制编码的十进制数时，数值是不相同的。

例如：00011000，当把它视为二进制数时，其值为24；但作为2位BCD码时， 其值为18。

又例如00011100，如将其视为二进制数，其值为28，但不能当成BCD码，因为在8421BCD码中，它是个非法编码 .

2、BCD码的格式

计算机中的BCD码，经常使用的有两种格式，即分离BCD码，组合BCD码。

所谓分离BCD码，即用一个字节的低四位编码表示十进制数的一位，例如数82的存放格式为：