下载文档原格式
班级姓名学号一、实验项目：计数器二、使用集成块型号：74LS00、74LS161、74LS74.三、实验内容：1、测试74LS161十六进制计数器的逻辑功能。
CP脉冲输入端；CR异步清零端；LD同步置数端；CT T、CT P计数允许控制端；CO进位输出端。
D3、D2、D1、D0数据输入端；Q3、Q2、Q1、Q0输出端；2、利用直接清零法，使用计数器74LS161和与非门74LS00构成十二进制计数器，并画出状态图。
3、用预置数据法，使用计数器74LS161和与非门74LS00构成构成七进制计数器，并画出状态图。
4、采用级联法，使用两片74LS161和与非门74LS00构成二十四进制计数器，画出逻辑电路图，根据逻辑图连线。
利用单脉冲输入源给CP端加入脉冲信号，观察输出Q3Q2Q1Q0端的状态变化，并画出状态图。
5、用74LS74D触发器构成两位二进制异步加法计数器。
6、用74LS74D触发器构成两位二进制异步减法计数器，将左图电路中的低位触发器的Q端和高位的CP端相连接，构成减法计数器。
置数和清零的区别：清零的信号是立即产生的，比如都对于十进制来说，若采用清零法，则应该利用9的二进制，1001的下一位1010来产生脉冲信号，将输出端的第一位和第三位通过与非门得到低电平将161清零，也就是说我们利用的真正状态是10的二进制。
而如果我们采用置数法，因为芯片的设计原因，在计数器进入9的二进制1001后，输出端并没有立即置数，而是保持该状态不变，直到下一个时钟脉冲的上升沿到来为止，这个1001是一个稳定的状态，我们利用它的第0位和第三位通过与非门得到低电平将161置位为0000，才能形成十进制，那么我们利用的真正状态是9的二进制，而不是10，这就是清零与置数的根本区别。
数电实验报告：计数器及其应用数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0 ~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
1、实验题目实验七计数、译码、显示综合实验2、实验目的熟悉中规模集成电路计数器的功能及应用熟悉中规模集成电路译码器的功能及应用熟悉LED数码管及显示电路的工作原理学会综合测试的方法3、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。
在这种情况下，我们可以用集成计数器来构成任意进制计数器。
利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：1）写出SN-1的二进制代码。
2）求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。
3）画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下1）写成状态SN的二进制代码。
2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。
3）画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。
4、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
使用译码显示电路显示。
用函数发生器的低频连续脉冲（调节频率为1-2HZ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能为正确。
让这个六十进制的数字的两位同时显示在一个四联的七段数码管上5、实验分析内容一：个位的实现：将74LS160 的ENP、 ENT 均置为1，那么输出端Q0、Q1、Q2、Q3就是一个十进制的计数器十位的实现：将74LS160 的ENP、 ENT 与个位的74LS160的RCO相连，那么就会实现“逢十进一”六十进制的进位设置方法：利用十位的74LS160 上面的LOAD 控制端，使得当前数字为60时，马上实现LOAD，从而使之显示为0，则在出现59后，就会出现00；仿真如下：另一种实现方法是利用74LS160 上面的MR 控制端，使得十位的74LS160的输出端从0101->0110 转换的过程后，将MR 端置为低电平，使得十位的74LS160的输出被清零；此时是将十位的74LS160的ENP、ENT 均置为1，其CLK 与个位的74LS160的RCO相连，以实现进位的效果。
计数器及应用实验报告计数器及应用实验报告引言：计数器是一种常见的电子设备，用于记录和显示特定事件或过程中发生的次数。
在实际应用中，计数器广泛用于各种领域，如工业自动化、交通管理、计时系统等。
本文将介绍计数器的原理、分类以及在实验中的应用。
一、计数器的原理计数器是由一系列的触发器组成的，触发器是一种能够存储和改变状态的电子元件。
计数器的工作原理是通过触发器的状态改变来记录和显示计数值。
当触发器的状态从低电平变为高电平时，计数器的计数值加一；当触发器的状态从高电平变为低电平时，计数器的计数值减一。
计数器可以根据需要进行正向计数、逆向计数或者同时进行正逆向计数。
二、计数器的分类根据计数器的触发方式，计数器可以分为同步计数器和异步计数器。
同步计数器是指所有触发器在同一个时钟脉冲的控制下进行状态改变，计数值同步更新；异步计数器是指触发器的状态改变不依赖于时钟脉冲，计数值异步更新。
根据计数器的位数，计数器又可以分为4位计数器、8位计数器、16位计数器等。
三、计数器的应用实验1. 实验目的本实验旨在通过设计和搭建一个简单的计数器电路，了解计数器的工作原理和应用。
2. 实验器材- 74LS74触发器芯片- 电路连接线- LED灯- 开关按钮3. 实验步骤步骤一：搭建计数器电路根据实验原理，将74LS74触发器芯片与LED灯和开关按钮连接起来，形成一个简单的计数器电路。
步骤二：测试计数器功能将电路连接到电源，并按下开关按钮。
观察LED灯的亮灭情况，记录计数器的计数值变化。
步骤三：应用实验根据实际需求，将计数器电路应用到实际场景中。
例如，可以将计数器电路连接到流水线上，用于记录产品的数量；或者将计数器电路连接到交通信号灯上，用于记录通过的车辆数量。
4. 实验结果与分析通过实验测试，我们可以观察到LED灯的亮灭情况，并记录计数器的计数值变化。
根据实验结果，我们可以验证计数器的功能是否正常。
在应用实验中，我们可以根据实际需求来设计和改进计数器电路，以满足不同场景下的计数需求。
实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验原理中规模集成电路计数器的应用十分普及。
然而，定型产品的种类是很有限的。
常用的多为十进制、二进制、十六进制几种。
因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。
本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。
74LS93逻辑图外引线排列如图所示。
如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。
接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。
1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。
表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。
2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。
计数器及其应用实验报告实验目的，通过实验，掌握计数器的工作原理和应用，加深对数字电路的理解。
实验仪器，示波器、信号发生器、逻辑分析仪、计数器芯片等。
实验原理，计数器是一种能够在输入脉冲信号的作用下，按照一定规律进行计数的数字电路。
常见的计数器有二进制计数器、BCD计数器等。
在实验中，我们将使用示波器和信号发生器来观察计数器的工作状态，并利用逻辑分析仪来分析计数器的输出信号。
实验步骤：1. 连接实验电路，按照实验指导书上的电路图，连接计数器芯片、示波器、信号发生器和逻辑分析仪。
2. 设置信号发生器，将信号发生器设置为产生一定频率的脉冲信号，并输入到计数器的时钟输入端。
3. 观察示波器波形，使用示波器观察计数器的输出波形，记录下不同计数器状态下的波形特征。
4. 使用逻辑分析仪，利用逻辑分析仪来分析计数器的输出信号，观察计数器的工作状态和输出特点。
实验结果与分析：通过实验观察和分析，我们发现计数器在接收到时钟脉冲信号后，按照固定的规律进行计数。
不同类型的计数器在计数规律上有所不同，但都能够实现稳定的计数功能。
同时，我们还发现计数器的输出信号具有一定的脉冲特性，这对于数字电路的设计和应用具有重要意义。
实验应用：计数器在数字电路中有着广泛的应用，例如在计时器、频率计、脉冲计数等电路中都有计数器的身影。
通过本次实验，我们对计数器的工作原理和应用有了更深入的了解，为今后的电路设计和应用打下了良好的基础。
结论：本次实验通过观察和分析计数器的工作特性，加深了对数字电路中计数器的理解。
同时，实验还展示了计数器在数字电路中的重要应用，为今后的电路设计和应用提供了有益的参考。
通过本次实验，我们不仅掌握了计数器的工作原理和应用，还提高了实验操作能力和数据分析能力。
希望通过今后的实验学习，能够进一步深化对数字电路和计数器的理解，为将来的工程实践做好充分的准备。
实验七计数器及其应用
一、实验目的
1．学习用集成触发器构成计数器的方法
2．掌握中规模集成计数器的使用方法及功能测试方法
3．运用集成计数器构成1∕N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加∕减计数器
图7-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T′触发器，再由低位触发器的Q端和高一位的CP端相连接。
图7-1
若将图7-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器
3．中规模十进制计数器74LS90，其内部是由四个下降沿J-K触发器组成的两个独立
CP为时钟脉冲输入端，Q0为输出端；另一个是异步五进计数器。
一个是二进制计数器，
CP为时钟脉冲输入端，Q3Q2Q1为输出端。
R0A、R0B称异步复位（清零）端，制计数器，
1
S9A、S9B称异步置9端。
表7-1是该计数器功能表。
由该表可见：
（1）复位端R0A= R0B=1以及置9端S9A或S9B之中有一个接“0”就实现计数器清零，即Q3Q2Q1Q0=0000。
（2）置9端S9A= S9B=1以及复位端R0A或R0B状态任意就实现计数器置“9”，即Q3Q2Q1Q0=1001。
（3）正常计数时，必须使R0A或R0B之中有一个接“0”，同时R9A或S9B之中有一个接“0”。
表7-1
输 入 端
输 出 端 复 位 端 置 9 端 Q 3
Q 2 Q 1 Q 0 R 0A R 0B S 9A S 0B 1 1 0 × 0 0 0 0 1 1 × 0 0 0 0 0 × × 1 1 1 0
1
0 × 0 × 计 数
× 0 × 0 0 × × 0 ×
×
由74LS90组成十进制计数器、六进制计数器的原理电路如图7-2（a ）、（b ）所示。
在图7-2（a ）中计数脉冲送入0CP 端，从Q 0输出端接1CP 端、这就组成8421BCD 码十进制加法计数器。
其功能如表7-2（a ）所示。
(a)十进制（8421BCD 码）计数器 （b ）六进制计数器
图7-2 74LS90接成十进制、六进制计数器的原理图
图7-2（b ）是采用反馈置零法组成的六进制计数器原理图。
在该电路中将Q 1Q 2分别反馈到R 0A 、R 0B 复位端。
计数器由0000开始计数到出现Q 3Q 2Q 1Q 0=0110，就使R 0A =R 0B =1，于是计数器强迫立即清零。
这样0110
状态只是在第六个时钟脉冲下降沿瞬间出现，亦即计数器只能出现完整的六个状态，故称它为六进制计数器。
其功能如表7-2（b ）所示。
表7-2 计数器功能表
（a ）8421BCD 码十进制计数器 (b) 六进制计数器 计数脉冲
输 出
计数脉冲
CP
输 出
CP
Q 3 Q 2 Q 1 Q 0 Q 3 Q 2 Q 1 Q 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 2 0 0 1 0 2 0 0 1 0 3
1
1
3
1
1
4 0 1 0 0 4 0 1 0 0
5 0 1 0 1 5 0 1 0 1
6 0 1 1 0 6 0 0 0 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
三、实验内容
1．用74LS74触发器构成4位二进制一步加法计数器。
(1)按图7-1连接，R D接至逻辑开关输出插口，将低位CP O端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口。
(2)清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3)输入1KH Z的连续脉冲,用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。
(4)将图7-1电路中的底位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容（2）、（3）进行实验，构成并列表记录Q3～Q0的状态。
加法减法
计数脉冲输出计数脉冲
CP 输出
CP
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1
2 0 0 1 0 2 1 1 1 0
3 0 0 1 1 3 1 1 0 1
4 0 1 0 0 4 1 1 0 0
5 0 1 0 1 5 1 0 1 1
6 0 1 1 0 6 1 0 1 0
7 0 1 1 1 7 1 0 0 1
8 1 0 0 0 8 1 0 0 0
9 1 0 0 1 9 0 1 1 1
10 1 0 1 0 10 0 1 1 0
11 1 0 1 1 11 0 1 0 1
12 1 1 0 0 12 0 1 0 0
13 1 1 0 1 13 0 0 1 1
14 1 1 1 0 14 0 0 1 0
15 1 1 1 1 15 0 0 0 1
16 0 0 0 0 16 0 0 0 0
2．测试74LS90异步十进制计数器功能。
计数脉冲由单次脉冲源提供，R0A、R0B、S9A、S9B分别接逻辑开关，输出端Q3、Q2、Q1、Q0接指示器。
按表7-3逐项测试并判断该集成块的功能是否正常。
表7-3
输入输出
复位端置9端Q3Q2Q1Q0
R0A R0B S9A S9B x x x x
1 1 0 ⨯0 1 1 0
1 1 ⨯0 1 0 0 1
⨯⨯ 1 1 0 1 0 1
CP端加入手动单次脉冲，观3．用74LS90构成十进制和六进制，按图7-2接线，在0
察Q3、Q2、Q1、Q0状态记在自拟表格中。
五、实验预习要求
1.复习有关计数器部分内容
2．绘出各实验内容的详细线路图
3．拟出各实验内容所需的测试记录表格
4．查手册，给出并熟悉实验各集成块的引脚排列图
六、实验报告
1.画出实验线路图，记录、整理实验现象及实验所得的有关波形。
对实验结果进行分析。
总结使用集成计数器的。
