当前位置：文档之家 › 一种基于FPGA的位同步信号的实现

一种基于FPGA的位同步信号的实现

  • 格式：docx
  • 大小：40.13 KB
  • 文档页数：6

一种基于FPGA的位同步信号的实现

刘小群

【摘 要】Synchronization is a very important practical aspect in the

communication system, it is also the technical sup port to guarantee the

whole communication system working orderly and dependably. Except

carrier wave synchronization, it also needs bit synchronization in digital

communication system. The method of realizing bit synchronization mainly

includes filtering idea and phase-locked, the principle of phase-locked bit

synchronous is similar to the principle of carrier wave synchronization. This

paper designed one kind of digital phase-locked bit synchronous

extraction project, introduced the principle of bit synchronization, the

paper described the project and modules based on FPGA, and compiled

and simulated with Maxplus Ⅱ . The simulation has shown that the design

is well in reliability, and can meet the request.%同步是通信系统中非常重要的一个实际问题,是保证整个通信系统进行有序而可靠工作的技术支撑.在数字通信系统中,除了载波同步外,还需要实现位同步.实现位同步的方法主要有滤波法和锁相法,位同步锁相法的基本原理和载波同步的原理基本类似.本文设计了一种数字锁相法位同步提取方案,分析了位同步提取原理,阐述了实现方案和模块设计的方法,在MaxplusⅡ下完成编译、综合、仿真、下载到FPGA芯片等功能.仿真及试验表明,设计稳定可靠,且能够满足要求.

【期刊名称】《新技术新工艺》

【年(卷),期】2011(000)005 【总页数】3页(P28-30)

【关键词】位同步;数字锁相;FPGA;MaxplusⅡ

【作 者】刘小群

【作者单位】宝鸡文理学院,物理与信息技术系,陕西,宝鸡,721016

【正文语种】中 文

【中图分类】TN911

数字通信中,除了有载波同步的问题外,还有位同步的问题。因为信息是一串相继的信号码元的序列,解调时常需知道每个码元的起止时刻。因此,接收端必须产生一个用作抽样判决的定时脉冲序列,它和接收码元的终止时刻对齐。我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步,而称这个定时脉冲序列为码元同步脉冲或位同步脉冲[1]。要使数字通信设备正常工作,离不开正确的位同步信号。如果位同步脉冲发生严重抖动或缺位,则使数字通信产生误码;严重时使通信中断。影响位同步恢复的主要原因有:输入位同步电路的信号质量和信号中的长连零。

一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成,具有功耗大、可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性,可以提高集成度和设计速度,增强系统的整体性能[2]。

1 数字通信位同步信号提取的方法

一类方法是发端专门发送导频信号,而另一类是直接从数字信号中提取位同步信号,后者是数字通信中经常采用的一种方法。

1.1 滤波法 对于不归零的随机二进制序列,不能直接从其中滤出位同步信号。但是,若对该信号进行某种变换,例如,变成归零脉冲后,则该序列中就有 f=1/T的位同步信号分量,经一个窄带滤波器,可滤出此信号分量,再将它通过一移相器调整相位平共处后,就可以形成位同步脉冲。这种方法的工作原理如图1所示。它的特点是先形成含有位同步信息的信号,再用滤波器将其滤出。

图1 滤波法原理图

图1原理图中的波形变换,在实际应用中亦可以是微分、整流电路,微分、整流后的基带信号波形如图2所示。这里的整流输出波形与图1中波形变换电路的输出波形有些区别,但这个波形同样含有同步信号分量。

另一种常用的波形变换方法是对带限信号进行包络检波。在某些数字微波中继通信系统中,经常在中频上用对频带受限的二相移相信号进行包络检波的方法来提取位同步信号。频带受限的二相PSK信号波形如图3a所示。因频带受限,在相邻码元的相位变换点附近会产生幅度的平滑“陷落”。经包络检波后,可得图3b所示的波形。

可以看出,它是一直流与图3c所示的波形相减而组成的,因此包络检波后的波形中包含有如图3c所示的波形,而这个波形中已含有位同步信号分量。因此,将它经滤波器后就可提取出位同步信号。

1.2 锁相法

位同步锁相法的基本原理与载波同步类似。在接收端利用鉴相器比较接收码元和本地产生的位同步信号的相位,若两者相位不一致(超前或滞后),鉴相器就产生误差信号去调整位同步信号的相位,直到获得准确的位同步信号为止。前面讨论的滤波法原理中,窄带滤波器可以是简单的单调谐回路或晶体滤波器,也可以是锁相环路。

采用锁相环来提取位同步信号的方法称为锁相法。数字锁相的原理如图4所示。 图4 数字锁相原理方框图

数字锁相器由本地晶振、分频器、相位比较器和控制器组成。其中控制器包括扣除脉冲和附加脉冲电路。晶振经过整形后变为周期性脉冲,然后再送入分频器,输出位同步脉冲序列。若接收码元的速率为F(波特),则要求位同步脉冲的重复速率也为F(Hz)。这里,晶振的频率设计为nF(Hz),整形后输出的频率为nF(Hz)的窄脉冲,经n次分频后就可以得到重复频率为F(Hz)的位同步信号。如果接收端晶振输出经过n次分频后,不能准确地和码元同频同相,就需要进行调整。调整的原理是根据相位比较器输出的误差信号,通过控制器进行[3]。

全数字锁相法提取同步信号适用于信码率较低的数字通信电路,一般信码率＜8

Mb/s,本地时钟频率为65 MHz左右。原理中的分频系数M也称相位调整步长,M越大,同步误差越小。因此,数字锁相法提取同步信号其工作频率不能做得很高。但这种方法适用于全数字化实现,具有稳定性好、容易集成、成本低等优点,并且由于全数字化实现,所以免调试,适用批量生产。

2 FPGA实现方案和模块设计

本文在MAX_PLUSⅡ开发平台上编译、综合、仿真、下载到天煌公司的FPGA芯片(器件型号为EPM7128LC84-15),实现了上述数字锁相环的设计。锁相环的顶层原理如图5所示,主要由十进制计数器 D10、不归零码转换器 NRZ4、延时器1delay1、clk16bd正负边沿信号提取电路dcfq组成。

图5 数字锁相法提取位同步信号顶层原理图

3 设计仿真

首先在MAX_PLUSⅡ中编辑图 5所示的电路,然后进行参数的设置,取 End

time=50 μ s;先取Grid Size=29.5 ns,给clk16输入时钟;取Grid Size=28.5 ns,选中clk16bd的前半段输入时钟,再取Grid Size=30.5 ns,选中clk16bd的后半段输入时钟。仿真波形如图6所示。 图6 仿真结果

图6中,clk16为标准时钟,clk16bd为不同步时钟,有变化,X、Y分别为clk16bd正负边沿的提取信号,F为有扣除和附加脉冲的调节信号,K为NRZ的边沿信号,I为插入附加脉冲的时隙,H为去掉扣除脉冲的时隙,clk8K为标准时钟clk16的分频时钟,tbclkBK为从clk16bd和NRZ提取出来的同步信号。

4 下载验证

仿真完成后,用Byte Blaster下载缆线联结PC机并口和实验箱J1(JTAG),打开实验箱电源开关。选择菜单项MAX+plus II\Programmer,单击Program按钮,即开始下载程序;关闭电源开关,取下下载缆线,SW12的短路帽接入1、2脚,CLK-J12的第1个拨码开关和CLK-J13的第2个拨码开关置ON状态,选择2路异步16.9 M 时钟;打开实验箱电源开关,用双踪示波器双路探头测量J4中48、49、45、46 脚,记录波形。再测量 TP56、TP57。经验证明所测波形与仿真波形相符。

5 结语

本文是在MAX_PLUSⅡ开发平台上编译、综合、仿真、下载到天煌公司的FPGA芯片(器件型号为EPM7128LC84-15),实现了上述数字锁相环的设计,在MAX_PLUSⅡ仿真软件上进行功能仿真并下载到FPGA芯片验证,结果表明满足系统要求。经验证该位同步提取的设计方案能够快速提取位同步时钟,稳定性好.且利用FPGA进行位同步信号的提取设计,具有可移植性好、体积小、低功耗、可靠性高、方便维护和升级等优点,增强了系统的可靠性和稳定性[4]。

参考文献

[1]樊昌信,曹丽娜.通信原理[M].北京:国防工业出版社,2006.

[2]郑燕.基于FPGA的位同步信号提取电路[J].科技资讯,2008(23):14.

[3]毕成军,陈利学,孙茂一.基于FPGA的位同步信号提取[J].现代电子技术,2006,20:121-123. [4]张礼勇,楚鹤.数字通信系统中位同步信号提取的FPGA实现[J].哈尔滨理工大学学报,2008,13(6):94-97.

合集下载

基于FPGA的Gardner位定时同步的综合实验设计

基于FPGA的Gardner位定时同步的综合实验设计

龙源期刊网

基于FPGA的Gardner位定时同步的综合实验设计

作者：刘桂华 龙惠民 徐锋

来源：《数字技术与应用》2017年第07期

摘要：本文将 FPGA技术引入教学，基于内插方式的Gardner定时恢复算法的数字接收机关键技术理论分析基础上，实现了该算法的数字通信系统的位同步设计的FPGA（Field

Programmable Gata Array）综合设计，并在FPGA 实验平台实现硬件验证。实践表明，该项目达到电子综合设计的教学要求，能有效提高学生的系统综合、系统分析的实践能力的培养。

关键词：电子综合设计；Gardner位定时同步；FPGA

中图分类号：TN874 文献标识码：A 文章编号：1007-9416（2017）07-0167-02

电子综合设计一般采用软件仿真的方法使同学加深对概念和原理的理解。但是本次设计将FPGA技术引入教学，改善了以前较为复杂数字通信实验仅仅仿真验证，真正能将学生对电路原理的理解得以快速在FPGA平台上进行实现，既达到了理论与实践相结合，又达到快速验证设计方案的目的。笔者结合数字通信的基本原理[1-2]，设计了基于Gardner位定时同步算法及其FPGA实现的综合设计项目。

1 系统设计方案

在软件无线电接收机中，要正确的恢复发送端的信号，需要对码元的中间时刻进行周期性的采样判决，必须知道每个码元的起止时刻，才能采样恢复出发送端的信号[3]。由于接收到的信号传输过程中受到噪声、多径效应等影响，与本地时钟信号不同步，这就需要位同步算法，恢复出与接收码元同频同相的时钟信号。位同步性能的好坏直接影响整个通信系统的性能。

本次设计是基于内插方式的Gardner定时恢复算法。Gardner定时恢复算法就是利用内插滤波器恢复出信号的最大值再进行重采样。一种典型的Gardner定时恢复算法结构框图如图1所示。定时恢复算法主要由定时误差检测器、环路滤波器、数控振荡器和插值滤波器组成。模拟输入信号x（t）在满足奈奎斯特基本采样定律条件下，经过本地固定时钟周期采样后变为离散信号x（mTs），经过插值滤波器插值后，由定时误差检测器检测输入信号与本地时钟的相位误差τ（n），再由环路滤波器滤除噪声及高频成分e（n），由数控振荡器得出整数采样时刻mk和插值位置uk，从而定时输出y（kTi）。

基于fpga的qpsk调制解调电路设计与实现说明书

基于fpga的qpsk调制解调电路设计与实现说明书

基于FPGA的QPSK调制解调电路设计与实现

数字调制信号又称为键控信号,调制进程可用键控的方式由基带信号对载频信号的振幅、频率及相位进行调制,最大体的方式有3种:正交幅度调制(QAM)、频移键控(FSK)、相移键控(PSK).依照所处置的基带信号的进制不同分为二进制和多进制调制(M进制).多进制数字调制与二进制相较,其频谱利用率更高.其中QPSK(即4PSK)是MPSK(多进制相移键控)中应用最普遍的一种调制方式。

1 QPSK简介

QPSK信号有00、0一、10、11四种状态。因此,对输入的二进制序列,第一必需分组,每两位码元一组。然后依照组合情形,用载波的四种相位表征它们。QPSK信号事实上是两路正交双边带信号, 可由图1所示方式产生。

QPSK信号是两个正交的2PSK信号的合成,因此可仿照2PSK信号的相平解调法,用两个正交的相干载波别离检测A和B两个分量,然后还原成串行二进制数字信号,即可完成QPSK信号的解调,解调进程如图2所示。

图1 QPSK信号调制原理图

图2 QPSK信号解调原理图

2 QPSK调制电路的FPGA实现及仿真

基于FPGA的QPSK调制电路方框图

基带信号通过串/并转换器取得2位并行信号,,四选一开关依照该数据,选择载波对应的相位进行输出,即取得调制信号,调制框图如图3所示。

基带信号clkstart串/并转换四选一开关分 频0°90°180°270°调制信号FPGA图3 QPSK调制电路框图

系统顶层框图如下

图中输入信号clk为调制模块时钟，start为调制模块的使能信号，x为基带信号，y是qpsk调制信号的输出端，carrier【3..0】为4种不同相位的载波，其相位非别为0、90、180、270度，锁相环模块用来进行相位调剂，用来模拟通信系统中发送时钟与接收时钟的不同步start1为解调模块的使能信号。y2为解调信号的输出端。

调制电路VHDL程序

基于FPGA的帧同步机设计与实现

基于FPGA的帧同步机设计与实现

Ｎｏ．２　Ａｐｒ．．２００８　微处理机　ＭＩＣＲＯＰＲＯＣＥＳＳＯＲＳ　第２期　２００８年４月　基于ＦＰＧＡ的帧同步机设计与实现　滕哲欢，张大伟，李秋山　，　（燕山大学信息科学与工程学院，秦皇岛０６６００４）　摘　要：从应用角度论述了帧同步机的作用、工作原理以及帧同步机的应用方式，详尽介绍了　如何以ＦＰＧＡ为核心对帧同步机进行软硬件的设计和实现。　关键词：帧同步机；现场可编程逻辑阵列；黑场参考信号；ｉ２Ｃ协议；ＦＩＦＯ存贮器　中图分类号：ＴＰ３３３　文献标识码：Ａ　文章编号：１００２—２２７９（２００８）０２—０１７６—０３　Ｓｔｕｄｙ　ａｎｄ　ｌｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　Ｆｒａｍｅ　Ｓｙｎｃｈｒｏｎｉｚｅｒ　Ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ＴＥＮＧ　Ｚｈｅ—ｈｕａｎ，ＺＨＡＮＧ　Ｄａ—ｗｅｉ，ＬＩ　Ｑｉｕ—ｓｈａｈ　（Ｔｈｅ　ｃｏｌｌｅｇｅ　ｏｆＩｎｆｏｒｍａｔｉｏｎ　Ｓｃｉｅｎｃｅ　ａｎｄ　ｅｎｇｉｎｅｅｒｉｎｇ，ＹａｎＳｈａｎ　Ｕｎｉｖｅｒｓｉｔｙ，Ｑｉｎｈｕａｎｇｄａｏ　０６６００４，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｉｓ　ｐａｐｅｒ　ｄｅｓｃｒｉｂｅ　ｔｈｅ　ｆｕｎｃｔｉｏｎ，ｔｈｅ　ｏｐｅｒａｔｉｏｎ　ｐｒｉｎｃｉｐｌｅ　ａｎｄ　ｔｈｅ　ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ｔｈｅ　ｆｒａｍｅ　ｓｙｎｃｈｒｏｎｉｚｅｒ　ｆｏｒ　ｕｓｉｎｇ，ａｎｄ　ｉｎｔｒｏｄｕｃｅ　ｅｘｈａｕｓｔｉｖｌｙ　ｈｏｗ　ｔｏ　ｄｅｓｉｇｎ　ａｎｄ　ｒｅａｌｉｚｅ　ｂｏｔｈ　ｔｈｅ　ｓｏｆｔｗａｒｅ　ａｎｄ　ｈａｒｄ—　ｗａｒｅ　ｏｆｆｒａｍｅ　ｓｙｎｃｈｒｏｎｉｚｅｒ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ．　Ｋｅｙ　ｗｏｒｄｓ：Ｆｒａｍｅ　Ｓｙｎｃｈｒｏｎｉｚｅｒ；ＦＰＧＡ；Ｂｌａｃｋ＆Ｂｕｒｓｔ　ｒｅｆ；Ｉ２　Ｃｐｒｏｔｏｃｏｌ；ＦＩＦＯ　ｒｅｇｅｓｉｓｔｅｒ　１前言　帧同步机也称帧同步器（Ｆｒａｍｅ　Ｓｙｎｃｈｒｏｎｚｉｅｒ），　简称ＦＳ。它是一种可将某一路与系统不同步的电　视信号转化成同步工作的数字设备，通俗讲，是一种　同步变换设备。帧同步机在电视台的应用已变得越　来越普遍。　２为什么要用帧同步机　在电视直播和播出系统中，各路信号之间存在着　“同步”与“不同步”情况，对两路不同步的信号源进　行切换时，其输出信号会引起彩色失真，严重的话，还　会引起图像跳动，所以使用帧同步机解决这些问题　是非常必要的。通常，我们将卫星信号源和转播信　号经帧同步机处理后送到切换台，帧同步机锁定于　本地的同步机。所谓“不同步”有下列两种情形。　（１）两个信号的同步信号时基（频率与相位）或　扫描速率不相同，如两路由互不相干的同步机同步　的信号源，它们之间的行同步（Ｈ）、场同步（Ｖ）、彩　色副载波（ｓｃ）、ＰＡＬ识别脉冲（Ｐ）以及色同步门脉　冲（Ｋ）完全是随机的关系，换句话说，这几种有关同　步的信息脉冲之间是不同步的。图１示例中，在本　地的演播室视频信号、录像机视频信号、硬盘信号等　由于由本地同步机同步信号锁定，而转播信号则由　转播车上的同步机信号锁定，卫星信号则由卫星信　号源端的同步信号锁定，故它们三者之间的Ｈ、Ｖ、　ｓｃ、Ｋ、Ｐ之间是随机的关系，不存在同步关系，就属　于这种情况。这是一种外来信号源与本地信号源之　间不同步的情况，如图１所示。　

基于FPGA的通信电子信号处理设计

基于FPGA的通信电子信号处理设计

基于FPGA的通信电子信号处理设计

随着信息技术的不断发展，通信电子技术在现代化社会中的应用变得越来越广泛。在通信电子领域中，传统的数字信号处理技术已越来越无法满足未来通信技术的需求。基于FPGA的通信电子信号处理技术以其灵活性、可重构性、高性能与低功耗等特点，成为了现代化通信领域的一个重要的研究方向。下面，本文将从FPGA的应用角度出发，系统地介绍通信电子信号处理设计的相关知识。

一、FPGA的特点

FPGA（Field Programmable Gate Array）是一种可编程逻辑器件。由于其可现场编程的特性，FPGA可以实现底层硬件逻辑的可编程化，能够方便地配置和优化硬件系统，从而更好地适应各种应用的需求。FPGA可以被看作是自定义集成电路（ASIC）的一种替代品。FPGA的特点主要有以下几点：

1、适应性强：FPGA具有使用方便，开发时间短，开发成本低等优点；同时还可以根据用户需求定制开发，适用范围广。

2、高性能：由于内置对实现高速逻辑运算的块RAM，FPGA可以在很短的时间内完成许多高速运算。

3、灵活性：FPGA采用可编程的方式进行设计，因此可以根据不同的需求进行各种不同的编程以达到各种不同功能的实现。

4、可重用性：FPGA的设计可以重复使用，便于对同一功能的不同实现进行比较。

因此，FPGA被广泛应用于各类计算机、通信电子、航空航天电子和军事电子等领域。

二、FPGA在通信电子信号处理设计中的应用

随着数字通信技术的不断发展，各种新型通信技术与系统层出不穷，而FPGA对于这些新型通信技术和系统的开发与实现有着很好的应用前景。下面，本文将从信号数字化、通信协议处理、通信功率控制等方面阐述FPGA在通信电子领域中的应用。

1、信号数字化

信号数字化是通信电子领域中的重要领域之一，它的主要作用是将模拟信号转化为数字信号。在数字通信系统中，采用的模拟调制技术包括调幅、调频和调相。而数字通信需要对数字信号进行模拟解调处理。这时候，FPGA可由实现信号采集、滤波、数字信号解调等操作。同时，在信号数字化过程中，FPGA可以实时调整采集参数，进而控制信号的采集质量和数据处理效率。