当前位置：文档之家 › 第六章 并行通信和接口技术8255A(备用)

第六章 并行通信和接口技术8255A(备用)

  • 格式：ppt
  • 大小：457.50 KB
  • 文档页数：33

下载文档原格式

  / 33

合集下载

6第六章可编程并行接口8255A

6第六章可编程并行接口8255A

第六章并行通信和接口技术
【例题】设一个8086系统中有2个8255A芯片J1和J2，如下图所
示,试分析端口地址。 (戴P222)
第六章并行通信和接口技术
第六章并行通信和接口技术
J1：00E0H～ 00E6H J2：00E8H ～00EEH
第六章并行通信和接口技术
两片8255A（J1、J2）接口芯片的端口名称、端口地址和 工作方式如下表所示。
③ 置1／置0控制字的D3、D2、D1位决定了对C端口中
的哪一位进行操作。 ④ 置1／置0控制字的D6、D5、D4位可为1，也可为0，
它们不影响置1／置0操作。但D7位必须为0，它是对C端口
置1／置O控制字的标识符。
第六章并行通信和接口技术
四、8255A的工作方式与操作时序 (戴P224
1．方式0 (基本输入／输出方式点 ) （1）方式0的工作特点:
第六章并行通信和接口技术
★★★★★
这些数位和信号之间的对应关系是在对 端口设定工作方式时自动确定的，不需要程 序员干预；而且，一旦确定了某个端口工作 于方式1，程序员也就无法改变端口C的数位 与信号之间的对应关系，除非重新设置方式 选择控制字。
第六章并行通信和接口技术
二、并口的基本结构
为了协调CPU与外设间的矛盾，采取以下几种措施： 1．接口中均设置了数据寄存器或锁存器，解决了高速 主机与低速外设的矛盾。 2．接口中设置了命令寄存器或工作方式寄存器 3．接口电路中设置了状态寄存器和相应的握手线 4．接口中设置了中断申请电路
第六章并行通信和接口技术
A 1A A 1A A 1A A 1A
0 00 选中 A 端口 0 01 选中 B 端口 0 10 选中 C 端口 0 11 选中控制口

并行接口芯片8255A

并行接口芯片8255A

8255A的结构框图 2
第六章 微机接口
2、A组和B组控制电路
主要作用是根据CPU送来的控制字用以决 定两组端口（A组为A口C口的高4位，B组为B 口和C口的低4位。）的工作方式，也可根据 控制字的要求对C口按位进行置位或复位。
3、数据总线缓冲器
8位、双向、三态。D7～D0与数据总线相连。 在16位系统中，若接在数据总线的低8位， 则用偶地址口来寻址8255A，若接在数据总 线的高8位，则使用奇地址口。
9
第六章 微机接口
在方式0，所有口输出均有锁存，输入只有缓 冲，但无锁存，C口还具有按位将其各位清0或 置1的功能。
(2)方式1
A口借用C口的一些信号线用作控制和状态 线，形成A组，B口借用C口的一些信号线用作 控制和状态线，组成B组。在方式1下，A口和B 口的输入输出均带有锁存。
10
第六章 微机接口
13
第六章 微机接口
14
第六章 微机接口
2）方式1的输出
15
第六章 微机接口
OBF：输出缓冲器满，输出，低有效。这是 8255A送给外设的控制信号，有效时表示数据 已送入到输出锁存器中，用该信号通知外设 将数据取走。该信号由CPU发出的WR置成低电 平（变为有效）而由外设来的ACK信号使其恢 复为高电平（无效）。 ACK：应答，输入，低有效。这是由外设送来的 信号，有效时将表示外设已经从端口输出线 上将数据取走。 INTR:中断请求，输出，高电平有效。只有当 ACK、OBF和INTE三者都为高电平时，INTR才 能被置为高电平1。
第六章 微机接口
INTE:中断允许。它是由内部的中断控制触发器 发出的允许中断或屏蔽中断的信号。INTE＝l， 允许A口或B口向CPU申请中断，INTE＝0，禁 止A口或B口向CPU申请中断。INTE没有外部引 出端，它是利用C口的按位置位／复位的功能 来使其置1或清0的，INTEA由PC4控制，INTEB 由PC2控制。需要指出的是，在方式1时，PC4 和PC2的置位／复位操作分别用于控制A口和B 口的中断允许信号，这是8255A的内部操作， 这一操作对PC4和PC2引脚用于A口和B口的数 据选通输入和的状态没有任何影响。

可编程并行接口芯片8255A

可编程并行接口芯片8255A

大规模控制系统的需求。
8255A与可编程逻辑器件的结合，可以实现高速、实时的数据
03
采集和控制。
在数据采集与控制系统中的应用
8255A在数据采集与控制系统中，可以作为数据传输的桥梁，实现快速、稳定的数 据传输。
通过8255A，可以实现多路数据的并行采集和处理，提高了数据处理的效率。
8255A在数据采集与控制系统中，可以作为主控制器，协调各个模块的工作，保证 系统的稳定运行。
微处理器可以通过8255A实现对 外部设备的控制，扩展了微处理
器的控制能力。
8255A可以作为微处理器的输入 /输出接口，实现人机交互和数据
采集。
与可编程逻辑器件连接的应用
01
8255A可以与可编程逻辑器件连接，实现复杂的逻辑控制和数 据处理。
02
通过8255A，可编程逻辑器件可以扩展其输入/输出端口，满足
根据实际需求，设定8255A的数据格式，包括数据位、停止位、 奇偶校验位等。
数据读写操作
通过数据传输编程实现对8255A的数据读写操作，包括读数据、 写数据、读写同时操作等。
PART 05
8255A的应用实例
与微处理器连接的应用
8255A与微处理器连接，可以实 现并行数据传输，提高数据传输
效率。
在现代嵌入式系统中，8255A芯片仍有一 定的应用，尤其在一些需要并行I/O接口的 场合，如人机界面、传感器等。
PART 02
8255A芯片的基本结构 与功能
芯片的基本组成
输入/输出端口
数据总线
8255A包含三个输入/输出端口，分别为 端口A、端口B和端口C。每个端口都有8 个位，可以独立配置为输入或输出模式。
控制信号生成

并行接口技术及接口芯片8255A的应用

并行接口技术及接口芯片8255A的应用

方式1输入（端口B） INTE B
& PC0 INTRB PB7~0 PC2 PC1 D7~0 STBB IBFB
2
RD
I/O
2
STB：外设给8255A的“输入选通”信号，低电平有效。 IBF：8255A给外设的回答信号“输入缓冲器满”，高电平有效。 INTR：8255A给CPU的“中断请求”信号，高电平有效。
0
D6
D5
D4
D3
D2
D1
D0
特征 位
不 用 （写0）
位 选 择 000=C口0位 001=C口1位 … 111=C口7位
1=置位 （高电平） 0=复位 （低电平）
例2：若要把C口的PC2引脚置成高电平输出，
则命令字应该为00000101B或05H。
置位/复位命令字必须写入8255A的命令寄存器
其程序段为：MOV
code segment begin proc far assume cs:code push ds sub ax,ax push ax MOV DX,383H MOV AL,10000000B OUT DX,AL MOV AL,1 AGAIN:OUT DX,AL LOOP $ LOOP $
AND AL,0FEH OUT DX,AL ADD AL,3 AND AL,0FH PUSH AX MOV AH,11 INT 21H INC AL POP AX JNZ AGAIN ret begin endp code ends end begin
并行接口技术 及接口芯片8255A的应用
可编程并行接口
并行接口的特点：
1、在多根据数据线上以数据字节（字）为单位与I/O设备或 被控对象传送信息。 如: 打印机接口，A/D、D/A转换器接口，IEEE-488接口，

8255a并行接口芯片的基本结构及工作原理 -回复

8255a并行接口芯片的基本结构及工作原理 -回复

8255a并行接口芯片的基本结构及工作原理-回复[8255a并行接口芯片的基本结构及工作原理]是指针对特定应用设计的一种集成电路芯片，用于实现计算机系统与外部设备之间的并行通信。

本文将逐步介绍8255a并行接口芯片的基本结构和工作原理。

一、引言随着电子技术的发展，计算机系统逐渐与外部设备进行连接，实现数据的输入和输出。

为了满足不同应用场景的需求，芯片设计者提出了各种接口芯片，其中并行接口芯片是其中之一。

并行接口芯片的作用是实现计算机系统和外部设备之间的高速数据传输，其基本结构和工作原理对于提高系统的数据传输效率具有重要作用。

二、基本结构8255a并行接口芯片是一种功能强大的集成电路芯片，基本结构包括以下组成部分：1. 端口组（Port Group）：8255a芯片内部包含三个8位的端口组，分别为A、B、C端口组。

每个端口组都可由外部设备进行数据的输入和输出。

同时，每个端口组都包含了相关的控制寄存器，用来设置和控制端口的工作状态。

2. 控制寄存器（Control Register）：8255a芯片中的每个端口组都有一个对应的控制寄存器，用于设置和控制端口的工作模式。

其中，控制寄存器的位数和功能根据不同的芯片型号而变化。

3. 数据寄存器（Data Register）：8255a芯片中的每个端口组都有一个对应的数据寄存器，用于存放从外部设备中读取的数据或要写入到外部设备中的数据。

数据寄存器的位数根据芯片型号和端口组而定。

4. 模式控制寄存器（Mode Control Register）：8255a芯片内部还包含一个模式控制寄存器，用于设置和控制端口组的工作模式。

该寄存器中的位数和功能根据不同的芯片型号而变化。

三、工作原理8255a并行接口芯片的工作原理主要包括以下几个方面：1. 初始化：在开始使用8255a芯片之前，需要对芯片进行初始化设置。

通过设置控制寄存器和模式控制寄存器，可以设置端口组的输入和输出模式，以及中断使能等参数。

8255a并行接口芯片的基本结构及工作原理 -回复

8255a并行接口芯片的基本结构及工作原理 -回复

8255a并行接口芯片的基本结构及工作原理-回复8255A并行接口芯片的基本结构及工作原理引言随着计算机技术的不断发展，人们对于外设与计算机之间的数据传输速度和效率提出了更高的要求。

并行接口芯片作为计算机与外设之间传输数据的重要媒介，起到了至关重要的作用。

本文将详细介绍8255A并行接口芯片的基本结构及工作原理。

一、基本结构8255A是一款通用的并行接口芯片，其基本结构包括三部分：控制字寄存器、端口A/B/C以及控制逻辑。

1. 控制字寄存器控制字寄存器是8255A并行接口芯片的核心部件，用于控制输入输出的方向、模式以及数据格式等。

该寄存器由三个字节组成，分别是A口控制字寄存器(PC0-PC7)、B口控制字寄存器(PC8-PC15)和C口控制字寄存器。

其中，A口用于配置端口A的输入输出方式，B口用于配置端口B的输入输出方式，而C口则配置8255A芯片的工作模式和特殊功能。

2. 端口A/B/C端口A和端口B是8255A芯片的两个并行输入输出端口，每个端口由8个I/O线组成。

端口C包括PC0-PC3和PC4-PC7两部分，分别用于控制8255A的工作模式和特殊功能。

3. 控制逻辑控制逻辑是8255A芯片的控制单元，根据控制字寄存器中的设置，控制端口A/B的输入输出方式，以及控制芯片的特殊功能。

控制逻辑还负责监测和处理外部信号，将其与控制字寄存器中的设置进行匹配，确定8255A 芯片的工作模式和特殊功能。

二、工作原理8255A芯片的工作原理相对简单，通过控制字寄存器、端口A/B/C以及控制逻辑之间的相互配合，实现数据的传输与处理。

1. 配置工作模式首先，需要通过向控制字寄存器中写入相应的值来配置8255A芯片的工作模式。

控制字寄存器的配置主要包括端口A/B的输入输出方式、数据的格式以及芯片的特殊功能。

通过配置控制字寄存器，可以将端口A/B设置为输入或输出模式，并设置数据格式为8位、4位或2位。

此外，如果需要使用8255A芯片的特殊功能，也可以进行相应的配置。

微机原理与接口技术课件 第九讲 并口与8255A

微机原理与接口技术课件 第九讲 并口与8255A

数据，而是在外设提供响应信号ACK时才送出数
据
21
第二十一页，共31页。
CPU
I/O设备(shèbèi)
PA7~PA0
INTE1
PC6 PC7
ACKA
OBFA
INTE2 PC4
PC5
STBA IBFA
用PC6设置INTE1（输出用） 用PC4设置INTE2（输入用）
输入和输出中断通过(tōngguò)
号时，并不会改变中断允许触发器的状态。
17
第十七页，共31页。
方式(fāngshì)1输出引脚：A端 口
PA7~PA0
外设响应信号 表示外设已经接收(jiēshōu)到数据
INTEA
PC6 PC7
PC3
ACKA OBFA
INTRA
输出缓冲器满信号(xìnhào)
表示CPU已经输出了数据
中断允许触发器
微机系统中最基本的信息交换方法 例如：系统板上各部件之间，接口电路板上各部 件之间
3
第三页，共31页。
并行接口芯片(xīn piàn)8255A
具有多种功能的可编程并行I/O接口电路(diànlù)芯片 为Intel系列微处理器设计的配套电路，也可用于 其它微处理器系统中
在微型计算机系统中，用8255A作接口时，通常不需 要附加外部逻辑电路就可以为CPU与外设之间提供 数据通道，因此得到了极广泛的应用。
通过控制端口：向C端口写入“C口按位置位/复 位控制字”，使C端口的某个引脚输出1或0，或 置位/复位内部的中断允许触发器
26
第二十六页，共31页。
的说明 3.端口C
(shuōmíng)
④ 读端口C
读取的C端口数据有两种情况

第六章 IO接口和并行接口芯片8255A教材

第六章 IO接口和并行接口芯片8255A教材
C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立 的4位I/O口（用于输入、输出），也是仅对输出数据进行锁存。 可按位置位/复位。也可作为A口（C口的高5位）、B口（ C口的 低3位）选通或双向传送的状态、控制信号。
山东工商学院 高群
微型计算机原理与接口技术
第六章 I/O接口和并行接口芯片8255A
微型计算机原理与接口技术
第六章 I/O接口和并行接口芯片8255A
2. 内部结构
A组 控制逻辑
A组 端口 A
PA7~PA0
D7~D0
数据 总线 缓冲器
RD
WR A1 A0
RESET
读/写 控制 逻辑
CS 山东工商学院 高群
内部 数据总线
B组 控制逻辑
A组 端口 C 高4位
B组 端口 C 低4位
PC7~PC4 PC3~PC0
特点：接口电路简单，CPU利用率低(程序循环等待)，接口需 向CPU提供查询状态。
适用场合：适用于CPU不太忙，传送速度要求不高的场合。各 种外设不能同时工作，外设处于被动状态。
山东工商学院 高群
微型计算机原理与接口技术
（比如A/D）
第六章 I/O接口和并行接口芯片8255A
初始化
读入状态
N 数据准备好 Y
山东工商学院 高群
微型计算机原理与接口技术
第六章 I/O接口和并行接口芯片8255A
特点：CPU的利用率高，外设具有申请CPU中断的主 动权， CPU和外设之间处于并行工作状态。但中断服 务需要保护断点和恢复断点（占用存储空间，降低速 度），CPU和外设之间需要中断控制器。
适用场合：适用于CPU的任务较忙、传送速度要求高 的场合，尤其适合实时控制中的紧急事件处理。

第六章并行接口芯片8255A

第六章并行接口芯片8255A

方式控制字应用思考题
设 某 8086 系 统 中 有 2 片 8255A 芯 片 ， 由 74LS138译码器产生两个芯片的片选信号， 如图 译码器产生两个芯片的片选信号， 译码器产生两个芯片的片选信号 所示。要求：第一片 口工作在方式0输 所示。要求：第一片8255A的A口工作在方式 输 的 口工作在方式 口工作在方式0输入 口高4位为输出 出 ， B口工作在方式 输入 ， C口高 位为输出 ， 口工作在方式 输入， 口高 位为输出， 位为输入。 口为方式0输入 低4位为输入。第2片8255A的A口为方式 输入， 位为输入 片 的 口为方式 输入， B口工作在方式 输入，C口高 位为输出，低4位 口工作在方式1输入 口高4位为输出 口工作在方式 输入， 口高 位为输出， 位 口控制信号。 为B口控制信号。 口控制信号
由1个8位双向三态缓冲器构成 个 位双向三态缓冲器构成 8255A内各端口通过数据缓冲器与系统总线相连。 内各端口通过数据缓冲器与系统总线相连 内各端口通过数据缓冲器与系统总线相连。 CPU与端口 、B、C间传送的数据， 与端口A、 、 间传送的数据 间传送的数据， 与端口 以及CPU写入控制端口 中的控制字均通过数据 写入控制端口D中的控制字均通过数据 以及 写入控制端口 缓冲器传送。 缓冲器传送。
~
8255A
端口A 端口
数据 缓冲器
PA7 ~ PA0 PC7 ~ PC0 PB7 ~ PB0 +5V GND
D0 RD WR 片选 译码 CS A1 A0
外
端口C 端口
读写 控制 片内 译码
端口B 端口 控制口 D
设
1. 数据端口 A、B、C 、 、
每个端口8位 每个端口 位，通过编程设定其为输入口或输 出口,可用来和外设传送信息 出口 可用来和外设传送信息 端口A 端口A 种工作方式( 有 3 种工作方式 方式 0、方式 1、方式 2) 、 、 对外 8 根引脚 PA7 ~ PA0 端口B 端口B 种工作方式： 有 2 种工作方式：方式 0、方式 1 、 对外 8 根引脚 PB7 ~ PB0

并行接口芯片8255A

并行接口芯片8255A

控制字介绍
01
02
03
控制字是用来设置8255a芯片工 作模式的16位二进制数。
控制字的格式为：XXXX XXXX XXXX XXXXXXXX。其中，最高 位是读/写控制位，中间4位是端 口C的置位/复位控制位，接下来 的4位是端口B的控制位，最后4 位是端口A的控制位。
控制字的写入顺序是先写高位， 再写低位。
03
目前，8255a芯片已经被广泛 应用于各种领域，成为计算机 和电子工程中重要的接口芯片 之一。
02 8255a芯片工作原理
芯片内部结构
ห้องสมุดไป่ตู้
01
三个并行I/O端口：端口A、端口B和端口C，每个端口都有 8个位。
02
一个控制寄存器：用于设置芯片的工作模式和控制信号的 输入。
03
一个数据总线：用于数据传输。
工作模式介绍
模式0
基本输入输出模式。在这种模式 下，端口A、B和C都可以被配置 为输入或输出模式，通过控制字 来选择。
模式1
选通I/O模式。在这种模式下，端 口A和B被配置为输出模式，端口 C被配置为输入模式。
模式2
双向I/O模式。在这种模式下，所 有三个端口都可以被配置为双向 模式，即既可以输入也可以输出。
并行接口芯片8255a
目录
CONTENTS
• 8255a芯片概述 • 8255a芯片工作原理 • 8255a芯片编程 • 8255a芯片应用实例 • 8255a芯片与其他芯片比较 • 8255a芯片未来发展展望
01 8255a芯片概述
芯片功能介绍
01
8255a是一款并行接口芯片，主要用于实现并行数据 传输和控制。
优点
支持多种游戏控制器，传输速度快， 响应速度快，提高游戏体验。

微机原理及接口技术第六章并行接口和可编程并行接口芯片8255APPT课件

微机原理及接口技术第六章并行接口和可编程并行接口芯片8255APPT课件
5
A组
A组控制
A口 8位
D7~D0 数据总线 缓冲器
RD WR
AA01
CS
RESET
读/写 控制逻辑
B组控制
A组 C口高位 • (4位)
•
B组 C口低位
(4位)
B组 B口 8位
8255A内部结构框图
PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0
8255A包括四大部分：数据总线缓冲器、读写控
或数据信息。
11
2. 8255A的引脚
8255 A采用40线 双列直插 封装，引 脚图如图 所示。
D.0
数 据
.
34
. .
总 线
.
.
4 3
P.A0
2 1 40
. 通道A .
D7
A0
控
A1
制
CS
线
RD
WR
RESET
27
9 8255A 8 PPI 6 5 35 36
电 源 线
VCC GND
CPU接口
37 18
D7 D6 D5 D4 D3 D2 D1 D0 不使用 设置为000
置位/复位控制字
位的置位/复位 1=置位，0=复位
位 选择 D3 D2 D1 通道C位 0 0 0 位0 0 0 1 位1 0 1 0 位2 0 1 1 位3 1 0 0 位4 1 0 1 位5 1 1 0 位6 1 1 1 位7
按位置位/复位控制 标志0=有效
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。 2

8255A可编程并行接口

8255A可编程并行接口

• 三个独立的8位I/O端口,口A、口B、口C。 三个独立的8 I/O端口 端口, • 口A有输入、输出锁存器及输出缓冲器。 有输入、输出锁存器及输出缓冲器。 • 口B与口C有输入、输出缓冲器及输出锁 与口C有输入、 存器。 存器。 • 在实现高级的传输协议时，口C的8条线 在实现高级的传输协议时， 分为两组，每组4条线，分别作为口A 分为两组，每组4条线，分别作为口A与 在传输时的控制信号线。 口B在传输时的控制信号线。 • 口C的8条线可独立进行置1/置0的操作。 条线可独立进行置1/ 1/置 的操作。 • 口A、口B、口C及控制字口共占4个设备 及控制字口共占4 号。
8255A
D.C. CHARACTERISTICS
SYMBOL VIL VIH VOL(DB)
PSRSME INPUT LOW VOLTAGE INPUT HIGH VOLTAGE OUTPUTLOWVOLTAGE(DATA BUS)
MIN -0.5V 2.0V
MAX 0.8V Vcc 0.45v 0.45v
D0
X
INTE A
PC6
口 A mode 1
A 1:入 出 0:出
PC4,5
PC3
INTRA 2
PC4,5
8
PB7-0
PORT B :
D7
1 X X X
OUTPUT
D0
X 1 0 X INTE B
PORT A PC1
PC2
OBFB ACKB
Mode 1
口B
B出
PC0
INTRB
• 模式1：输出定时 模式1
8255A并行接口逻辑框图 2. 8255A并行接口逻辑框图
GROUP A CONTROL GROUPA PORT A (8)

最新并行通信和并行接口8255A——8255A教学讲义ppt课件

最新并行通信和并行接口8255A——8255A教学讲义ppt课件
4. 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收 系统总线发来的有关信号，并向A、B两组控制部件发送命令。
9
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
DIP封装，共40个引脚。
1. 连接系统总线的主要引脚
PA 3 1 PA 2 PA 1
D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET；
对端口 A 写
对端口 B 写
输
对端口 C 写
对控制口 写
出
数据缓冲器为 三态
断 开
11
9.1：并行通信和并行接口8255A——8255A
8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7：A口外设数据线，接外设； PB0~PB7：B口外设数据线，接外设； PC0~PC7：C口外设数据线或联络线，接外设。
含3个独立的8位并行输入/输出端口，各端口均具有数 据的控制和锁存能力。可通过编程设置各端口的工作方式 和数据传送方向(入/出/双向)。
7
9.1：并行通信和并行接口8255A——8255A 8255A的内部结构
D0~D7
RD RD AA10 RD RESET
A组控制
数据总线 缓冲器 读/写 控制逻辑
并行通信和并行接口 8255A——8255A
9.1：并行通信和并行接口8255A
1. 串行通信和并行通信 2. 可编程并行接口芯片8255A
2
9.1：并行通信和并行接口8255A——串行通信和并行通信
两种数据通信方式：串行传送和并行传送。
▪ 并行传送：数据在多条并行1位宽的传输线上同时由源传
送到目的。以1字节的数据为例，在并行传送中，1字节的

可编程并行接口-8255A

可编程并行接口-8255A
8255A芯片采用NMOS工艺制造，40个引脚的双列直插封装如图6.2所示。40 条引脚可分为与CPU连接和与外设连接的引脚。
与外设相连的信号线
PA7～PA0、PB7～PB0、PC7～PC0：三态、双向，输入/输出由工作方式决 定，可直接与外设相连。
与CPU连接的信号线
D7～D0：双向、三态数据线，与CPU系统数据总线相连。 A1、A0：端口地址选择信号，用来指明哪一个端口被选中。8255A有A、B、
端口A 1 —输入 0 —输出
端口C （PC7~PC4）
1 —输入 0 —输出
D6
D5
D4
D3
D2
D1
D0
B组 端口C （PC3~PC0） 1 —输入 0 —输出
端口B 1 —输入 0 —输出
B组方式选择 0 —方式0 1 —方式1
13
§1.3 8255A的控制字
D7：特征位（标志位）。 D6、D5：A组方式选择。00—方式0；01—方式1；10和11为方式2。 D4：A口的输入/输出选择。0为输出，1为输入。 D3：C口（高4位）输入/输出选择。0为输出，1位输入。 D2：B组方式选择。0为方式0，1为方式1。 D1：B口的输入/输出方式选择。0为输出，1为输入。 D0：C口（低4位）的输入/输出选择。0为输出，1为输入。 从中可看出，A口可工作在任一工作方式中，B口只能工作在方式0、方式1中。
A口：包含一个8位数据输出锁存器/缓冲器和一个8位数据
输入锁存器，因此A口无论作为输入口或输出口，其数据均 能受到锁存。
B口：包含一个8位数据输出锁存/缓冲器和一个8位数据输
入缓冲器。
C口：包含一个8位数据输出锁存/缓冲器，一个8位数据输
入缓冲器（输入无锁存）。

并行通信和并行接口8255A——8255A

并行通信和并行接口8255A——8255A

5 35
10 30
15 25
21
10Βιβλιοθήκη 9.1：并行通信和并行接口8255A——8255A 8255A的引脚功能
A1、A0端口选择情况，见右表
A1 A0 0 0 1 1 0 1 0 1 端口 A B C 控制口
由CS*、A1、A0、RD*、WR*引脚的不 同组合，实现各种不同的功能。见下表：
CS 0 0 0 0 0 0 0 0 1 × A1 0 0 1 1 0 0 1 1 A0 RD WR 0 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 × × × × × × 1 1
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 1 40 PA 4 PA 5 PA 6 PA 7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB 7 PB 6 PB 5 PB 4 PB 3
功 能 对端口 A 读 对端口 B 读 对端口 C 读 非法，不能对控制口读 对端口 A 写 对端口 B 写 对端口 C 写 对控制口 写 数据缓冲器为 三态
输
入
输 出 断 开
11
9.1：并行通信和并行接口8255A——8255A 8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7：A口外设数据线，接外设；
5
9.1：并行通信和并行接口8255A
1. 串行通信和并行通信 2. 可编程并行接口芯片8255A
6
9.1：并行通信和并行接口8255A——8255A 概述
Intel8255A是一种通用的可编程序并行I/O接口芯片，又 称“可编程外设接口芯片”，是为Intel8080/8085系列微处理 据设计的，也可用于其它系列的微机系统。可由程序来改 变其功能，通用性强、使用灵活。通过8255A，CPU可直 接同外设相连接，是应用最广的并行I/O接口芯片。 含3个独立的8位并行输入/输出端口，各端口均具有数 据的控制和锁存能力。可通过编程设置各端口的工作方式 和数据传送方向(入/出/双向)。

并行通信与并行接口8255A

并行通信与并行接口8255A
并行通信的优点是传输速度快，信息率高，缺点是电缆耗 损高。由于同时传送所需的每一位二进制位都需要一根通信电 缆，在进行长距离传输时，电缆的损耗会成为突出的问题,而 且传输的可靠性随着距离的增加而下降，因此并行通信适用于 数据传输率较高、传输距离较短的场合。
1.2 并行I/O接口
实现并行通信的接口称为并行接口。一个并行接口可以设计成负 责输入信息的输入接口，也可以设计成负责输出信息的输出接口，如果 设计成同时具有输入/输出功能的接口就是所谓的双向通信接口。在计 算机系统中连接打印机的接口、显示器接口就是输出接口；连接磁盘驱 动器的接口是双向接口。
并行接口可以分为不可编程的硬件接口和可编程接口。不可编程 的硬件接口是接口的工作方式及功能是由硬件连接来设定，不能用软件 编程的方法加以改变的，采用这种方式完成的硬件电路的连接设计，接 口的工作方式就被固定下来，例如8位双向三态缓冲驱动器74LS245、8 位三态数据锁存器74LS373等。所以多用于组成功能比较简单的接口电 路，如前面所讲述开关量信号的读取、LED发光管的控制等。可编程接 口电路一般由可编程通用接口芯片组成，如有Zilog公司的Z80PIO， Intel的8255A等。这些芯片除了具有硬件连接接口的性能外，最主要的 就是具有可选择性。如选择端口的哪一位或哪几位作为输入，哪一位或 哪几位作为输出；选择端口与CPU之间采用哪种方式传送数据等，都可 由编程人员通过编程来进行设定。因而可编程接口具有广泛的适应性和
很高的灵活性，在微机系统中得到广泛的应用。
微机原理与应用
微机原理与应用
并行通信与并行接口8255A
1.1 并行通信
所谓通信就是计算机与外部设备或者计算机之间的信息交 换、数据传输，在计算机中，通信是通过输入输出（I/O）接 口电路来实现的与外部设备或者其他的计算机数据传输及信息 交换的。计算机的两种基本通信方式是并行通信和串行通信。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

根据方式0的基本功能定义，这四个端口的输入和输出有十六种不同的组 合，可适用于多种应用场合。
2013-7-29 共113页 10
8255A在方式0的输入时序下有以下要求。 A、读信号有效之前，应先发出地址信号。 B、输入数据要领先于读信号。
在整个读取期间，地址信号要保持有效； 输入数据必须保持到读信号结束后才消失； 要求读脉冲的宽度tRR至少为300ns。 tRR
tWW WR tDW D7~D0
CS、A1、A0
tWD tWA
tAW
数据有效
输出数据
数据有效
tWB
2013-7-29 共113页 13
方式0的输出时序
方式0的应用场合
同步传送：发送方和接收方的动作由同一时序信号来管理，
双方互相知道对方的动作，所以不需要应答信号，同步方
式下8255A的三个数据端口可以实现三路数据传输。 查询式传送：就需要应答信号了。但在方式0下，没有规 定固定的应答信号，就需用端口C来配合端口A和端口 B 进行输入／输出操作，即将端口 C的某 4位（高4位或低4
INTRA
STB— 选通输入，使数据送入输入锁存器 STROBE IBF— 输入缓冲器满（应答信号） INPUT BUFFER FULL INTR— STB=1，IBF=1，INTE=1 则INTR=1，RD清INTR REQUEST INTEA— 中断允许，PC4=1 INTEA=1 ENABLE INTEB— 中断允许，PC2=1 INTEB=1 CPU是通过软件对端口C的置1／置0方式选择实现对中断的控制，通过对 PC4 置0使INTEA 为0而使端口A处于中断屏蔽状态，也可通过对PC2 置0 使INTEB为0而使端口B处于中断屏蔽状态；相反地，由软件对PC4、PC2 置1则可使相应的端口处于中断允许状态。 2013-7-29 16
RD WR A0 A1 RESET CS
读 /写 控 制 逻辑
B组 控制
端口 B
PB7~PB0
2013-7-29
共113页
3
并行接口芯片8255A
（1）数据总线缓冲器：三态双向8位缓冲器用于连接8255与系统数据总 线，其发送或接收数据是靠CPU执行输入或输出指令而实现的。控制字和状 态信息也是通过这个数据总线缓冲器传送的。
8位的数据口既可作为输入又可作为输出。输入和输出均 可锁存；
4位的口用于传送8位的数据口的控制和状态信息。
2013-7-29 共113页 15
8255A的工作方式 方式1 输入:
PA7~PA0 INTEA PC4 PC5 PC3 STBA IBFA PB7~PB0 INTEB PC2 PC1 PC0 STBB IBFB INTRB
共113页
8255A的工作方式 方式1 输入:
STB
tST tSIB
②
①
IBF
tSIT tRIB tRIT
③ ④
INTR RD
从外设来的 输入数据
tPH
tPS
2013-7-29 共113页 17
8255A的工作方式 方式1 输出:
PA7~PA0 INTEA PB7~PB0 ACKA OBFA INTRA INTEB PC2 PC1 ACKB OBFB
并行接口芯片8255A
计算机系统的信息交换有两种方式： 并行数据传输方式和串行数据传输方式。 并行数据传输方式是将一个字或一个字符的数据按位同时传输。 （1）适合于外设和微机之间近距离、大量和快速的信息交换。 例如：微机与并行接口打印机、磁盘驱动器、光盘驱动器等； （2）并行数据传输方式是微机系统中最基本的信息交换方式。 例如：主板上各个部件之间、I/O插槽上各个部件之间等的数据交换都是 并行传输。 不可编程的并行接口芯片（三态缓冲器和锁存器）： 74LS244/245； 74LS273/373等 Intel 8282/8283（74LS373）： 8位带锁存器的单向三态不反相/ 反相缓冲器。 Intel 8286/8287（74LS245）：8位双向三态不反相/反相缓冲器。
2013-7-29 共113页 8
8255A的控制字 方式选择控制字
1
D6
D5
D4
A口： 0 －出 1 －入
D3
C上半口 0 －出 1 －入
D2
D1
D0
标 识 A组： 位 00－方式0； 01－方式1； 1×－方式2
B组： B口: C下半口: 0－方式 0 0 －出 0 －出 1－方式 1 1 －入 1 －入
PC6
PC7 PC3
PC0
INTRB
OBF— 输出缓冲器满，ACK使OBF=1 ACK— 外设接收到数据响应信号 INTEA— PC6=1 INTEA=1 INTEB— PC2=1 INTEB=1
2013-7-29
共113页
18
8255A的工作方式 方式1 输出:
WR ② OBF ① INTR
tAOB
A1 A0 0 0 1 0 1 0 端口 A口 B口 C口
1
1
控制寄存器
共113页 6
2013-7-29
8255A的基本操作
A1 0
0 1 0 0 1 1
A0 0
1 0 0 1 0 1
RD
WRபைடு நூலகம்
CS
端口 口A→数据总线
口B→数据总线 口C→数据总线 数据总线→口A 数据总线→口B 数据总线→口C 数据总线→控制寄存器
8255A的工作方式 1、 方式0——基本输入／输出方式： 在这种功能组态下，三个口中的任何一个都可提供简单的输入和输出 操作。不需要应答式联络信号，数据只是简单地写入指定的口，或从口中 读出。 方式0的基本功能定义如下： 两个8位的口和两个4位的口： 口A、口B、口C高四位、口C低四位 任何一个通道可以作为输入/输出； 输出时可锁存； 输入时不可锁存；
RD
tIR
输入数据
tHR
数据有效
tAR
tRA
CS、A1、A0
D7~D0 tRD
2013-7-29 共113页
数据有效
tDF
11
方式0的输入时序
参数 tRR tAR tIR 读脉冲的宽度
说明
8255A
最小时间
300ns 0 0
最大时间
地址稳定领先于读信号的时间 输入数据领先于RD 的时间
tHR
tRA tRD tDF tRY
tWOB
③ ④
tWIT
ACK
tAK tAIT
送往外设的数据
数据有效
tWB
2013-7-29 共113页 19
8255A的工作方式
3、方式2——双向传输方式
只有端口A能够工作于方式2。在此方式下，外设可以在8位数据线上 既往CPU发数据，又从CPU接收数据。和方式1类似，这时端口A占用了 端口C的5根口线为自己提供控制信号。
操作
输入操作 （读）
0
0 0 1 1 1 1
1
1 1 0 0 0 0
0
0 0 0 0 0 0
输出操作 （写）
×
1 ×
2013-7-29
×
1 ×
×
0 1
×
1 1
1
0 0
数据总线→三态
非法状态 数据总线→三态
共113页 7
禁止功能
8255A的控制字 8255A的工作状态是由CPU用输出指令向控制寄存器送控制字来决定。 8255A的控制字分为两类： 一类是方式选择控制字，一类是端口C按位 置1／置0控制字。 方式选择控制字第七位总是为1，而端口C置1／置0控制字的第七位总 是为0。所以，第七位称为这两类控制字的标识符。 (1)方式选择控制字
方式选择控制字可以使8255A的3个数据端口工作在不同的工作方式。 该控制字总是将3个数据端口分为两组来设定工作方式，其中端口A和端 口C的高4位作为一组，端口B和端口C的低4位作为一组。
8255A可有三种基本工作方式: 方式0：基本输入/输出方式 方式1：带选通的输入/输出方式 方式2：双向传输方式
2013-7-29 共113页 1
并行接口芯片8255A
出
2013-7-29
共113页
2
并行接口芯片8255A
+5V 电源 GND A组 控制 端口 A PA7~PA0
数据总线
数 据 总 线 缓 冲 器
八 位 内 部 数 据 总 线
端口 C （高 4 位）
PC7~PC4
端口 C （低 4 位）
PC3~PC0
端口C置1/置0控制字
0
标识位
D6 D5 D4
× × ×
D3
D2
D1
D0
1 －置位； 0 －复位
位选择：000~111Bit0~Bit7
例：A口输入，B口输出，C口上半口输入，下半口输出，方式0 端口A可工作在3种工作态式中的任一种，端口B只能工作在方式0或方式 控制字：10011000b 1，端口C常用于配合端口A和端口B工作，为这两个端口的输入或输出提 I/O地址 250H~253H A1~A1，A0~A0 控制寄存器地址253H 供控制信号和状态信号，因此，端口C的各位应可以用置1／置0来单独设 MOV DX，253H 置。 MOV AL，98H OUT DX，AL 2013-7-29 9 共113页 例：A口输入，方式1，B口输出，方式0，C口输入 控制字：10111001b
PC3
PA7~0 INTRA
OBF 通知外设读取数据
PC7
INTEo PC6 INTEi PC4 PC5
OBF
PC6=1使能INTEo，输出中断 使8255 A口输出缓冲器开启，送出数据，其上升 沿是数据已经输出的回答