专科硬件描述语言和数字系统设计_试卷_答案
- 格式:doc
- 大小:508.00 KB
- 文档页数:8
专科《硬件描述语⾔和数字系统设计》_试卷_答案专科《硬件描述语⾔和数字系统设计》⼀、(共36题,共150分)1. reg类型的数组通常⽤于描述存储器,reg [15: 0] MEM [0:1023];定义存储器字的位数为(2分)A.1024B.16C.16384D.1040.标准答案:B2. 下列关于同步有限状态机的描述错误的是()(2分)A.状态变化只能发⽣在同⼀个时钟跳变沿;B.状态是否变化要根据输⼊信号,只要输⼊条件满⾜,就会⽴刻转⼊到下⼀个状态。
C.在时钟上升沿,根据输⼊信号的变化,确定电路状态D.利⽤同步状态机可以设计出极其复杂灵活的数字逻辑电路系统.标准答案:B3. 关于如下描述,正确的说法是( ) (2分)A.这种描述是错误的B.该电路不可综合C.该电路不可综合,但⽣成的不是纯组合逻辑D.以上说法都不对.标准答案:D4. 下列关于流⽔线的描述错误的是( ) (2分)A.流⽔线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插⼊寄存器,并暂存中间数据的⽅法;B.设计流⽔线⽬的是提⾼数据吞吐率C.流⽔线缩短了在⼀个时钟周期内给的那个信号必须通过的通路长度,从⽽可以提⾼时钟频率D.增加流⽔线长度可以节省更多延迟,流⽔线越长,⾸次延迟越⼤,系统频率就会降低。
.标准答案:D5. 以下关于Top-Down的设计⽅法不正确的描述是( ) (2分)A.Top-Down的设计⽅法⾸先从系统设计⼊⼿;B.Top-Down设计中的系统总体仿真与所选⼯艺有关C.Top-Down的设计⽅法从顶层进⾏功能划分和结构设计D.⾃顶向下的设计⽅法可以早期发现结构上的错误.标准答案:B6. 在verilog中,下列哪些操作⼀定是单bit?()(2分)A.==B.^C.>D.&&.标准答案:A,B,C,D7. 下⾯哪些是verilog的关键字()(2分)A.inputB.assignC.writeD.module.标准答案:A,B,D8. 全球主要的FPGA⼚家有()(2分)A.XilinxB.AlteraC.Broadcom/doc/1830848533687e21ae45a947.html ttice.标准答案:A,B,D9. ⼤规模数字逻辑设计原则,正确的说法有()(2分)A.异步设计原则B.组合时序电路分开原则C.⾯向RTL的原则D.先电路后代码的原则.标准答案:B,C10. 下⾯有关SRAM,DRAM的叙述,正确的有()(2分)A.DRAM存储单元的结构⽐SRAM简单B.DRAM⽐SRAM成本⾼C.DRAM⽐SRAM速度快D.DRAM要刷新,SRAM不刷新.标准答案:A,D11. 阻塞赋值与⾮阻塞赋值的差别及其各⾃的使⽤环境。
绪论单元测试1.电子设计自动化的英文缩写是EDA。
A:错B:对答案:B2.EDA课程学习要求的五个一是指A:一种技术——EDAB:一种语言——HDLC:一套软件——QuartusIID:一套实验系统E:一个设计目标——数字系统F:一种器件——FPGA/CPLD答案:ABCEF3.学好EDA技术课程的标志是最后可以利用EDA方法设计出一个复杂的数字电子系统。
A:对B:错答案:A4.小组合作学习的目的包括A:相互激励克服困难B:通过交流锻炼表达能力C:分工协作以完成复杂任务D:独立工作展现个人魅力E:互帮互学答案:ABCE5.混合式学习的内涵包括A:独立学习与合作学习的混合B:线上线下学习的混合C:老师讲授与学生自学的混合D:理论学习与实践学习的混合答案:ABCD第一章测试1.基于硬件描述语言的数字系统设计目前不太常用的设计方法是()设计法。
A:自顶向下B:层次化C:自底向上D:顶层设计答案:C2.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
下面关于综合的描述错误的是A:综合就是将电路的高级语言转化成低级的,可与FPGA / CPLD的基本结构相映射的网表文件;B:为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;C:综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是不唯一的。
D:综合是纯软件的转换过程,与器件硬件结构无关。
答案:D3.所列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程A:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试B:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试C:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试D:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试答案:C4.IP核在EDA技术和开发中具有十分重要的地位,以版图文件方式提供的IP被称为()。
2022年长春金融高等专科学校计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)一、选择题1、某存储器容量为64KB,按字节编址,地址4000H~5FFFH为ROM区,其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计,则需要该芯片的数量是()。
A.7B.8C.14D.162、局部性原理是一个持久的概念,对硬件和软件系统的设计和性能都有着极大的影响。
局部性通常有两种不同的形式:时间局部性和空间局部性。
程序员是否编写出高速缓存友好的代码,就取决于这两方面的问题。
对于下面这个函数,说法正确的是()。
int sumvec(int v[N]){int i, sum=0;for(i=0;i<N;i++)sum+= v[i]eturn sum;}A.对于变量i和sum,循环体具有良好的空间局部性B.对于变量i、sum和v[N],循环体具有良好的空间局部性C.对于变量i和sum,循环体具有良好的时间局部性D.对于变量i、sum和v[N],循环体具有良好的时间局部性23、某字长为8位的计算机中,已知整型变量x、y的机器数分别为[x]补=11110100,[y] 补=l0110000。
若整型变量z=2x+y/2,则z的机器数为()。
A.11000000B.00100100C.10101010D.溢出4、4位机器内的数值代码,则它所表示的十进制真值可能为()。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、十进制数-0.3125的8位移码编码为()。
A.D8HB.58HC.A8HD.28H6、下列关于多总线结构的叙述中,错误的是()。
A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式7、在集中式总线控制中,响应时间最快的是()。
A.链式查询B.计数器定时查询C.独立请求D.分组链式查询8、计算机硬件能够直接执行的是()。
番茄花园一、 填空题( 分 每空格 分)、一个完整的 语言程序通常包含 实体( ) , 构造体( ), 配置( ), 包集合( )和 库( ) 各部分。
、在一个实体的端口方向说明时,输入使用 表示,那么构造体内部不能再使用的输出是用 表示;双向端口是用 表示;构造体内部可再次使用的输出是用 表示;、一个构造体可以使用几个子结构,即相对比较独立的几个模块来构成。
语言可以有以下 种形式的子结构描述语句: 语句结构; 语句结构和 结构。
、 的客体,或称数据对象包括了常数、 变量 和 信号 。
、请列出三个 语言的数据类型,如实数、位等。
位矢量 , 字符 , 布尔量 。
、设 为 为 为 为 的运算结果是“ , 的运算结果是“ 。
、构造体的描述方式包括三种,分别是 寄存器传输( )描述方法或称数据流 ; 构造体的结构描述方式 和 构造体的行为描述方式 。
、传统的系统硬件设计方法是采用自上而下( )的设计方法,利用硬件描述语言( )的硬件电路设计方法采用自下而上( )的设计方法。
(× )传统的系统硬件设计方法是采用自下而上( )的设计方法,利用硬件描述语言番茄花园( )的硬件电路设计方法采用自上而下( )的设计方法、 可以采用层次化的设计,一个高层的结构体中可以调用低层的实体 (√ )、一个 程序中仅能使用一个进程( )语句。
( × ) 可以使用多个进程语句。
、 语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等,它们三者的优先级是相同的。
( × ) 逻辑运算符 关系运算符 乘法运算、试举出两种可编程逻辑器件 、 。
、 程序的基本结构包括 库 、 程序包 、 实体和 结构体 。
、 标识符合法吗? 不合法 。
标识符合法吗? 不合法 。
标识符合法吗? 不合法 。
、信号的代入通常用 ,变量用 。
、表示‘ ’‘ ’;两值逻辑的数据类型是 (位) ,表示‘ ’‘ ’‘ 等九值逻辑的数据类型是 (标准逻辑),表示空操作的数据类型是 。
专科《操作系统原理及应用》一、 (共75题,共150分)1. 在手工操作阶段,存在的一个严重的问题是()。
(2分)A。
计算机的速度不快 B。
计算机的内存容量不大C。
外部设备太少 D.用户使用不方便。
标准答案:D2。
下列选项()不是操作系统关心的. (2分)A.管理计算机硬件 B。
提供用户操作的界面C。
管理计算机资源 D。
高级程序设计语言的编译。
标准答案:D3。
批处理最主要的一个缺点是(). (2分)A。
用户无法与程序交互 B。
一次只能执行一个程序C.没有实现并发处理D.CPU的利用率较低。
标准答案:A4. 当CPU执行用户程序的代码时,处理器处于()。
(2分)A.自由态B.用户态 C。
核心态 D。
就绪态。
标准答案:B5. 根据中断信号的来源,()引起的中断称为外中断。
(2分)A。
I/O完成 B。
内存越界C。
用户态下执行特权指令 D。
数据传输出错.标准答案:A6。
作业的处理一般分为多个作业步,连接成功后,下一步的工作是()。
(2分) A.运行 B。
编辑 C。
检测 D。
连接。
标准答案:A7. 操作系统向用户提供了二种使用计算机的接口,其中一个是()。
(2分)A。
函数库 B。
子程序调用 C。
中断机制 D。
系统调用.标准答案:D8。
并发执行的一个特点是(). (2分)A。
结果可再现 B。
程序与计算不再一一对应C。
计算结果会出错 D.不会顺序执行.标准答案:B9。
进程的基本状态有三种,其中一个是()。
(2分)A。
开始态 B.就绪态 C。
唤醒态 D.结束态.标准答案:B10. 对进程进行控制的原语,完成的功能包括(). (2分)A。
执行就绪的进程 B.唤醒等待的进程C。
将运行程序就绪 D。
淘汰出错的进程。
标准答案:B11. 资源描述器中应包含的内容有()。
(2分)A。
分配标志 B。
等待队列的指针C.唤醒程序的地址 D。
资源分配程序入口地址。
标准答案:D 12. 死锁四个必要条件中,不能破坏的是()。
(2分)A.互斥条件 B。
《verilog_数字系统设计课程》(第⼆版)思考题答案绪论1.什么是信号处理电路?它通常由哪两⼤部分组成?信号处理电路是进⾏⼀些复杂的数字运算和数据处理,并且⼜有实时响应要求的电路。
它通常有⾼速数据通道接⼝和⾼速算法电路两⼤部分组成。
2.为什么要设计专⽤的信号处理电路?因为有的数字信号处理对时间的要求⾮常苛刻,以⾄于⽤⾼速的通⽤处理器也⽆法在规定的时间内完成必要的运算。
通⽤微处理器芯⽚是为⼀般⽬的⽽设计的,运算的步骤必须通过程序编译后⽣成的机器码指令加载到存储器中,然后在微处理器芯⽚控制下,按时钟的节拍,逐条取出指令分析指令和执⾏指令,直到程序的结束。
微处理器芯⽚中的内部总线和运算部件也是为通⽤⽬的⽽设计,即使是专为信号处理⽽设计的通⽤微处理器,因为它的通⽤性也不可能为某⼀特殊的算法来设计⼀系列的专⽤的运算电路⽽且其内部总线的宽度也不能随便的改变,只有通过改变程序,才能实现这个特殊的算法,因⽽其算法速度也受到限制所以要设计专⽤的信号处理电路。
3.什么是实时处理系统?实时处理系统是具有实时响应的处理系统。
4.为什么要⽤硬件描述语⾔来设计复杂的算法逻辑电路?因为现代复杂数字逻辑系统的设计都是借助于EDA⼯具完成的,⽆论电路系统的仿真和综合都需要掌握硬件描述语⾔。
5.能不能完全⽤C语⾔来代替硬件描述语⾔进⾏算法逻辑电路的设计?不能,因为基础算法的描述和验证通常⽤C语⾔来做。
如果要设计⼀个专⽤的电路来进⾏这种对速度有要求的实时数据处理,除了以上C语⾔外,还须编写硬件描述语⾔程序进⾏仿真以便从电路结构上保证算法能在规定的时间内完成,并能通过与前端和后端的设备接⼝正确⽆误地交换数据。
6.为什么在算法逻辑电路的设计中需要⽤C语⾔和硬件描述语⾔配合使⽤来提⾼设计效率?⾸先C语⾔很灵活,查错功能强,还可以通过PLI编写⾃⼰的系统任务,并直接与硬件仿真器结合使⽤。
C语⾔是⽬前世界上应⽤最为⼴泛的⼀种编程语⾔,因⽽C程序的设计环境⽐Verilog HDL更完整,此外,C语⾔有可靠地编译环境,语法完备,缺陷缺少,应⽤于许多的领域。
职业大学〈〈大学生计算机信息技术》试卷6与答案班级姓名号成绩一、判断题(20*1=20分)[1] .不同厂家生产的计算机一定互相不兼容。
[2] .虽然标准ASCII码是7位的编码,但由于字节是计算机中最基本的处理单位,故一般仍以一个字节来存放一个ASCII字符编码,每个字节中多余出来的一位(最高位),在计算机内部通常保持为0。
[3] .计算机常用的输入设备为键盘、鼠标,常用的输出设备有显示器、打印机。
[4] .使用Cable Modem需要用电话拨号后才能上网。
[5] .程序设计语言按其级别可以分为硬件描述语言、汇编语言和高级语言三大类。
[6] .汇编语言程序的执行效率比机器语言高。
[7] .广域网比局域网覆盖的地域范围广,其实它们所采用的技术是完全相同的。
[8] .为了适应软硬件环境的变化而对应用程序所做的适当修改称为完善性维护。
[9] . PC机的主存储器包含大量的存储单元,每个存储单元都可以存放8个Byte。
[10] .在Windows平台上使用的AVI文件中存放的是压缩后的音视频数据。
[11] . DBS是帮助用户建立、使用和管理数据库的一种计算机软件。
[12] .包过滤通常安装在路由器上,而且大多数商用路由器都提供了包过滤的功能。
[13] .数据的逻辑独立性指用户的应用程序与数据库的逻辑结构相互独立,系统中数据逻辑结构改变,应用程序不需改变。
[14] .在一台已感染病毒的计算机上读取一张CD-ROM光盘中的数据,该光盘也有可能被感染病毒。
[15] . OLTP (联机事务处理)和OLAP (联机分析处理)是信息系统的两类不同应用:前者面向决策人员和高层管理人员,后者面向操作人员和底层管理人员。
[16] .在信息系统的开发过程中,进行总体规划的主要目的是为了进行数据流分析。
[17] .为了提高CPU访问硬盘的工作效率,硬盘通过将数据存储在一个比其速度快得多的缓冲区来提高与CPU交换的速度,这个区就是高速缓冲区,它是由DRAM芯片构成的。
数字系统设计hdl课后答案【篇一:数字系统设计与verilog hdl】ss=txt>(复习)eda(electronic design automation)就是以计算机为工作平台,以eda软件工具为开发环境,以pld器件或者asic专用集成电路为目标器件设计实现电路系统的一种技术。
1.电子cad(computer aided design)2.电子cae(computer aided engineering)3.eda(electronic design automation)eda技术及其发展p2eda技术的应用范畴1.3 数字系统设计的流程基于fpga/cpld的数字系统设计流程1. 原理图输入(schematic diagrams )2、硬件描述语言 (hdl文本输入)设计输入硬件描述语言与软件编程语言有本质的区别综合(synthesis)将较高层次的设计描述自动转化为较低层次描述的过程◆行为综合:从算法表示、行为描述转换到寄存器传输级(rtl)◆逻辑综合:rtl级描述转换到逻辑门级(包括触发器)◆版图综合或结构综合:从逻辑门表示转换到版图表示,或转换到pld器件的配置网表表示综合器是能自动实现上述转换的软件工具,是能将原理图或hdl语言描述的电路功能转化为具体电路网表的工具适配适配器也称为结构综合器,它的功能是将由综合器产生的网表文件配置于指定的目标器件中,并产生最终的可下载文件对cpld器件而言,产生熔丝图文件,即jedec文件;对fpga器件则产生bitstream位流数据文件p8仿真(simulation)功能仿真(function simulation)时序仿真(timing simulation)仿真是对所设计电路的功能的验证p9编程(program)把适配后生成的编程文件装入到pld器件中的过程,或称为下载。
通常将对基于eeprom工艺的非易失结构pld器件的下载称为编程(program),将基于sram工艺结构的pld器件的下载称为配置(configure)。
现代数字系统设计——在线考试复习资料2022版一、单选题1. SOPC的中文意思是( )。
A. 电子设计自动化B.硬件描述语言C.片上可编程系统D.片上系统答案:C2.XPS是Xilinx公司提供的( )。
A.嵌入式系统的集成硬件设计和仿真工具B.编辑FPGA的I/O引脚和面积约束相关的用户约束文件的工具C.实现FPGA/CPLD的配置和通信的工具D.实现FPGA的时序分析工具答案:A3.CLB的中文意思是( )。
A.有限状态机B.复杂可编程逻辑器件C.可编程逻辑块D.硬件描述语言答案:C4.LUT 的中文意思是( )。
A.可编程门阵列B.查找表C.集成电路D.知识产权答案:B5.根据配置数据线数, 串行配置是以什么方式将配置数据载入可编程器件?A. 比特(bit)B.字节(Byte)C.帧结构D.通用IP方式答案:A6.从互连结构上可将PLD分为确定型和统计型两类。
统计型结构代表是( )。
A.FPGAB.CPLDC.PLAD.GAL答案:A7.IP核在EDA技术和开辟中具有十分重要的地位,IP核是指( )。
B.互联网协议C. 网络地址D.智能外设答案:A8. 基于Xilinx FPGA的IP 核开辟工具是( )。
A.Core GeneratorB.XSTC.FloorplannerD.iMPACT答案:A9.关于Verilog HDL中的数字,请找出以下数字中最大的一个是( )。
A.8´b1111_1110B.9´o276C.8´d170D.8´h3E答案:A10.用Verilog HDL的assign语句建模的方法普通称为( )方法。
A.连续赋值B.并行赋值C. 串行赋值D.函数赋值答案:A11.Verilog HDL的标识符使用字母的规则是( )。
A.大小写相同含义B.大小写不同含义C.只允许大写字母D.只允许小写字母答案:B12.Verilog HDL的端口声明语句中,声明端口为输入端口的关键字是( )。
专科《硬件描述语言和数字系统设计》一、(共36题,共150分)1. reg类型的数组通常用于描述存储器,reg [15: 0] MEM [0:1023];定义存储器字的位数为(2分)A.1024B.16C.16384D.1040.标准答案:B2. 下列关于同步有限状态机的描述错误的是()(2分)A.状态变化只能发生在同一个时钟跳变沿;B.状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状态。
C.在时钟上升沿,根据输入信号的变化,确定电路状态D.利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统.标准答案:B3. 关于如下描述,正确的说法是( ) (2分)A.这种描述是错误的B.该电路不可综合C.该电路不可综合,但生成的不是纯组合逻辑D.以上说法都不对.标准答案:D4. 下列关于流水线的描述错误的是( ) (2分)A.流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法;B.设计流水线目的是提高数据吞吐率C.流水线缩短了在一个时钟周期给的那个信号必须通过的通路长度,从而可以提高时钟频率D.增加流水线长度可以节省更多延迟,流水线越长,首次延迟越大,系统频率就会降低。
.标准答案:D 5. 以下关于Top-Down的设计方法不正确的描述是( ) (2分)A.Top-Down的设计方法首先从系统设计入手;B.Top-Down设计中的系统总体仿真与所选工艺有关C.Top-Down的设计方法从顶层进行功能划分和结构设计D.自顶向下的设计方法可以早期发现结构上的错误.标准答案:B6. 在verilog中,下列哪些操作一定是单bit?()(2分)A.==B.^C.>D.&& .标准答案:A,B,C,D7. 下面哪些是verilog的关键字()(2分)A.inputB.assignC.writeD.module.标准答案:A,B,D8. 全球主要的FPGA厂家有()(2分)A.XilinxB.AlteraC.Broadcomttice.标准答案:A,B,D9. 大规模数字逻辑设计原则,正确的说法有()(2分)A.异步设计原则B.组合时序电路分开原则C.面向RTL的原则D.先电路后代码的原则.标准答案:B,C10. 下面有关SRAM,DRAM的叙述,正确的有()(2分)A.DRAM存储单元的结构比SRAM简单B.DRAM比SRAM成本高C.DRAM比SRAM速度快D.DRAM要刷新,SRAM不刷新.标准答案:A,D11. 阻塞赋值与非阻塞赋值的差别及其各自的使用环境。
(10分)标准答案:非阻塞(non-blocking)赋值语句(b12. 下面是线性反馈移位寄存器的Verilog实现,请找出语法错误的地方,并修改(20分)标准答案:`define UD #1module LFSR(SYSCLK,RST_B,DO);input SYSCLK;input RST_B;output [7:0]DO;wire SYSCLK;wire RST_B; reg [7:0] DO;parameter INIT=8'b1001_0001;parameter COFF=8'b1111_0011;wire [7:0] DO_N;//M4 count.always (posedge SYSCLK or negedge RST_B)beginif(!RST_B)DO elseDO endassignDO_N[0]=DO[7];assignDO_N[1]=COFF[6] ?DO[1]^DO[7] : DO[0];assignDO_N[2]=COFF[5] ?DO[2]^DO[7] : DO[1];assignDO_N[3]=COFF[4] ?DO[3]^DO[7] : DO[2];assignDO_N[4]=COFF[3] ?DO[4]^DO[7] : DO[3];assignDO_N[5]=COFF[2] ?DO[5]^DO[7] : DO[4];assignDO_N[6]=COFF[1] ?DO[6]^DO[7] : DO[5];assignDO_N[7]=COFF[0] ?DO[7]^DO[7] : DO[6];endmodule13. 在以下定义的标识符中,选择定义正确的一个标识符()(2分)A.34netB.C.D..标准答案:C14. 由于线网类型代表的是物理连接线,因此它不存贮逻辑值,必须由器件所驱动。
当一个wire类型的信号没有被驱动时,缺省值()(2分)A.1B.0C.xD.z.标准答案:D15. 信号没有定义数据类型时,缺省为( )类型(2分)A.regB.wireC.triD.不可用.标准答案:B16. 输入端口可以由net/register驱动,但输入端口只能是( ) (2分)A.regB.wireC.integerD.tri.标准答案:B17. 输出端口可以是net/register类型,输出端口只能驱动(2分)A.regB.wireC.integerD.tri.标准答案:B18. 在verilog设计中,下列说确的是()(2分)A.在边沿敏感时序逻辑代码中,应使用非阻塞赋值()B.要always 块产生组合逻辑时应使用阻塞赋值()C.模运算符“”是可综合的D.如果setup时间不满足,可以降低时钟频率来解决.标准答案:A,B,C,D19. 同步电路设计中出现setup时间不满足,可以采取哪些措施解决()?(2分)A.减小信号延时B.降低时钟频率C.pipelineD.增加时钟频率.标准答案:A,B,C20. 下列逻辑电路中不属于时序电路的是()(2分)A.译码器B.触发器C.数据选择器D.编码器.标准答案:A,C,D21. LATCH与DFF的区别有()(2分)TCH由电平触发,非同步控制,DFF由时钟延触发,同步控制TCH容易产生毛刺,DFF则不容易C.在ASIC中LATCH的集成度比DFF高D.在FPGA中DFF的集成度比LATCH高.标准答案:A,B,C,D22. 下面关于组合逻辑反馈环的说法中正确的是?()(2分)A.组合环路是数字逻辑设计中不稳定性和不可靠性最常见的原因之一B.在数字逻辑设计中应该避免组合逻辑反馈环C.组合逻辑反馈环能够提高系统工作频率D.组合逻辑反馈环中没有寄存器的反馈.标准答案:A,B,D 23. 解释什么是有限状态机(FSM),其包括哪两种不同的类型,并解释它们的区别。
(10分)标准答案:系统的行为如果在不同的时间(环境)下,其工作不同,并且行为可以分成所谓的有限的状态以及不重叠的程序块时,系统显现出了状态行为。
有限状态机(FSM),是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。
其一般包括3个要素:1.状态(当前状态、下一个状态);2.输入信号(事件);3.输出控制信号(相应操作)。
根据有限状态机是否使用输入信号,设计人员经常将其分为Moore型有限状态机和Mealy型有限状态机两种类型。
1.Moore型有限状态机其输出信号仅与当前状态有关,即可以把Moore型有限状态的输出看成是当前状态的函数。
2.Mealy型有限状态机其输出信号不仅与当前状态有关,而且还与所有的输入信号有关,即可以把Mealy型有限状态机的输出看成是当前状态和所有输入信号的函数。
24. 下面是4位并行输入数据转换成1位串行数据的电路Verilog实现,请找出语法错误的地方,并修改(20分)标准答案:下面是4位并行输入数据转换成1位串行数据的电路Verilog实现,请找出语法错误的地方,并修改25. Verilog连线类型的驱动强度说明被省略时,则默认的输出驱动强度为()(2分)A.supplyB.strongC.pullD.weak.标准答案:B26. 在verilog HDL的端口申明语句中,用()关键字申明端口为双向方向?(2分)A.inputB.outputC.inoutD.INOUT.标准答案:C27. 在verilog HDL的always块语句中的语句是_______语句。
()(2分)A.顺序B.并行C.顺序或并行D.不一定.标准答案:D28. Verilog HDL定义了一系列保留字,叫做关键词,指出下列哪一个不属于关键词()(2分)A.wireB.inputC.beginD.task.标准答案:C29. 不完整的IF语句,其综合结果可实现()(2分)A.三态控制电路B.条件相或的逻辑电路C.双向控制电路D.时序逻辑电路.标准答案:30. 下面关于moore状态机与mealy状态机的说法中正确的是?()(2分)A.Moore型状态机:下一状态只由当前状态决定B.Mealy型状态机:下一状态不但与当前状态有关,还与当前输入值有关C.Moore型状态:下一状态不但与当前状态有关,还与当前输入值有关D.Mealy型状态机:下一状态只由当前状态决定.标准答案:A,B31. 下面关于FPGA的叙述中正确的是?()(2分)A.FPGA里有很多现成寄存器结构的电路B.FPGA里有很多现成的锁存器结构电路C.FPGA部包括了IOB(输入输出模块)CLB(可配置逻辑模块)和部连线三部分D.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
.标准答案:A,C,D32. 下列关于function和task的叙述中正确的是?()(2分)A.task通常用于调试B.Function只含有input参数,由函数名返回一个结果C.Task可以有input output和inout参数D.task可以包含其他任务或函数.标准答案:A,B,C,D33. 下列关于阻塞赋值与非阻塞赋值的说法中正确的是()(2分)A.阻塞赋值完成该赋值语句后才能做下一句的操作B.使用非阻塞赋值的always块的赋值语句同时被赋值C.建议在时序逻辑中使用阻塞赋值D.建议在时序逻辑中使用非阻塞赋值.标准答案:A,B,D34. 模拟信号要变成二进制数字信号必须经过的处理过程包括()(2分)A.采样B.量化C.存储D.编码.标准答案:A,B,D35. 下面是按键计数器的Verilog实现,并把计数结果显示到数码管请找出语法错误的地方,并修改(20分)标准答案:下面是按键计数器的Verilog实现,并把计数结果显示到数码管请找出语法错误的地方,并修改36. 分别介绍如下三个专业术语的意思:SOC、ASIC、IP核(10分)标准答案:SOC:(System on Chip)技术是一种高度集成化、固件化的系统集成技术。
使用SOC技术设计系统的核心思想,就是要把整个应用电子系统全部集成在一个芯片中。