移相器的设计与测试试验报告

实验四移相实验一、实验目的了解移相电路的原理和应用。

二、实验仪器移相器、信号源、示波器（自备）三、实验原理由运算放大器构成的移相器原理图如下图所示：图4-1 移相器原理图通过调节Rw，改变RC充放电时间常数，从而改变信号的相位。

四、实验步骤1．将“信号源”的U S100幅值调节为6V，频率调节电位器逆时针旋到底，将U S100与“移相器”输入端相连接。

2．打开“直流电源”开关，“移相器”的输入端与输出端分别接示波器的两个通道，调整示波器，观察两路波形。

3．调节“移相器”的相位调节电位器，观察两路波形的相位差。

4．实验结束后，关闭实验台电源，整理好实验设备。

五、实验报告根据实验现象，对照移相器原理图分析其工作原理。

（1）当两波形的相位差最大时：（2）当两波形的相位差最小时：六、注意事项实验过程中正弦信号通过移相器后波形局部有失真，这并非仪器故障。

实验五相敏检波实验一、实验目的了解相敏检波电路的原理和应用。

二、实验仪器移相器、相敏检波器、低通滤波器、信号源、示波器（自备）、电压温度频率表三、实验原理开关相敏检波器原理图如图5-1所示，示意图如图5-2所示：图5-1 检波器原理图图5-2 检波器示意图图5-1中Ui为输入信号端，AC为交流参考电压输入端，Uo为检波信号输出端，DC为直流参考电压输入端。

当AC、DC端输入控制电压信号时，通过差动电路的作用使、处于开或关的状态，从而把Ui端输入的正弦信号转换成全波整流信号。

输入端信号与AC参考输入端信号频率相同，相位不同时，检波输出的波形也不相同。

当两者相位相同时，输出为正半周的全波信号，反之，输出为负半周的全波信号。

四、实验步骤1．打开“直流电源”开关，将“信号源”U S1 00输出调节为1kHz，Vp-p＝8V的正弦信号（用示波器检测），然后接到“相敏检波器”输入端Ui。

2．将直流稳压电源的波段开关打到“±4V”处，然后将“U+”“GND1”接“相敏检波器”的“DC”“GND”。

实验二移相器相敏检波器实验、实验目的：了解移相器、相敏检波器的工作原理。

、基本原理：1、移相器工作原理：图中，IC1、R|、R2、R3、C1构成一阶移相器(超前)，在R2=R1的条件下，其幅频特性和相频特性分别表示为：K Fi(j 3 )=Vi/V 仁-(1-j 3 F3C i)/(1+j 3 F3C1)K F1(3 )=1-1① F1(3 )=- JI -2tg 3 R3Cl其中：3 =2J f,f为输入信号频率。

同理由IC2,R4,R5,R W,C3构成另一个一阶移相器(滞后)，在R S=F4条件下的特性为：K F2(j 3 )=Vo/V 仁-(1-j 3 RwC"(1+j 3 RwC)K F2( 3 )=1-1① F2( 3 )=- J -2tg 3 RwC由此可见，根据幅频特性公式，移相前后的信号幅值相等。

根据相频特性公式，相移角度的大小和信号频率f及电路中阻容元件的数值有关。

显然，当移相电位器R W=0上式中①F2=0 ,因此①F1决定了图7—1所示的二阶移相器的初始移相角：1即① F=Q F1=- J -2tg 2 J fR3C1若调整移相电位器R W则相应的移相范围为：△①F=Q F1-①F2=-2tg -12 J fR3C1+2tg-12 J f A R W(3 已知F3=10K Q ,8=6800p, △ Rw=10k Q ,C3=0.022卩F,如果输入信号频率f 一旦确定，即可计算出图2—1所示二阶移相器的初始移相角和移相范围。

AC2、相敏检波器工作原理:图2 — 2为相敏检波器(开关式)原理图与调理电路中的相敏检波器面板图。

图中， 为交流参考电压输入端， DC 为直流参考电压输入端，Vi 端为检波信号输入端， Vo 端为检波输出端。

原理图中各元器件的作用： C1交流耦合电容并隔离直流； A1反相过零比较器，将参考 电压正弦波转换成矩形波(开关波+14V 〜-14V ) ; D1二极管箝位得到合适的开关波形V7<0V (0〜-14V ),为电子开关 Q1提供合适的工作点；Q1是结型场效应管，工作在开或关 的状态；A2工作在反相器或跟随器状态；R6限流电阻起保护集成块作用。

本科学生综合性、设计性
实验报告
项目组长学号
成员
专业电气工程与自动化班级班
实验项目名称移相器的设计与测试
指导教师及职称
开课学期至学年一学期
上课时间年11 月23 日
一、实验设计方案
实验名称：移相器的设计与测试实验时间：2009.11.23
小组合作：是○否○小组成员：
1、实验目的：（1）学习设计移相器电路的方法。

（2）掌握移相器电路的测试方法。

（3）通过设计、搭接、安装及调式移相器，培养工程实践能力。

2、实验场地及仪器、设备和材料：交流电源，电阻2个，滑动电容2个，滤波器，开关，导线。

3、实验思路（实验内容、数据处理方法及实验步骤等）
1）．实验内容：设计一个RC电路移相器，该移相器输入正弦信号源电压有效值U1 =1V，频率为2kHz，由函数信号发生器提供。

要求输出电压有效值U2 = 1V，输出电压相对于输入电压的相移在45°至180°范围内连续可调。

2）. 试验步骤：a. 设计出试验线路图。

b. 计算出所需参数。

c. 验证和测试线路图。

指导老师对实验设计方案的意见
指导老师签名：年月日
二、实验结果与分析
1、实验目的、场地及仪器、设备和材料、实验思路等见实验设计方案
2、实验现象、数据及结果。

当C=16.489nf时
当C为无穷大时
3、对实验现象、数据及观察结果的分析与讨论
4、结论: 通过对滑动电容的调节，使输出电压相对于输入电压相移在
45°—180°连续可调，从而达到试验要求。

移相信号发生器设计实验　一、数字移相正弦信号发生器设计１．　实验目的：学习直接数字综合器ＤＤＳ及基于此模块的数字信号发生器的设计和实现。

　２．　实验原理：图1是此电路模型图，其中“FWORD”是8位频率控制字，控制输出正弦信号的相移量；其“PWORD”是8位相移控制字，控制输出正弦信号的相移量；ADDER32B和ADDER10B分别为32位和10位加法器；SIN_ROM 是存放正弦波数据的ROM，10位数据线，10位地址线，其中的数据文件是LUT10X10.mif，可由MATLAB直接生成；REG32B和REG10B分别是32位和10位寄存器；POUT和FOUT分别为10位输出，可以分别与两个高速D/A相接，他们分别输出参考信号和可移相正弦波信号。

图2是完整结构图。

　图1 基于DDS的数字移相信号发生器电路模型图　3. 首先利用ＶＨＤＬ完成１０位输出数据宽度的移相信号发生器的设计，其中包括设计正弦波形数据ＭＩＦ文件（数据深度１０２４、数据类型是１０进制数）；给出仿真波形。

最后进行硬件测试，对于GW48系统，选择模式1：CLK接clock0，接1.5MHz；用键4、3控制相位字PWORD输入，键2、1控制频率字FWORD输入。

观察他们的李萨如图形。

然后修改设计，增加幅度控制电路（可以用一乘法器控制输出幅度）；最后可利用ＭＡＴＬＡＢ设计和硬件实现。

二、设计步骤例1是移相信号发生器的顶层设计，工程文件名可取DDS_VHDL.vhd【例1】正弦信号发生器顶层设计LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DDS_VHDL IS -- 顶层设计PORT ( CLK : IN STD_LOGIC;FWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0);PWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0);FOUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);POUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END;ARCHITECTURE one OF DDS_VHDL ISCOMPONENT REG32BPORT ( LOAD : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END COMPONENT;COMPONENT REG10BPORT ( LOAD : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(9 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END COMPONENT;COMPONENT ADDER32BPORT ( A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END COMPONENT;COMPONENT ADDER10BPORT ( A : IN STD_LOGIC_VECTOR(9 DOWNTO 0);B : IN STD_LOGIC_VECTOR(9 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );END COMPONENT;COMPONENT SIN_ROMPORT ( address : IN STD_LOGIC_VECTOR(9 DOWNTO 0);inclock: IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR(9 DOWNTO 0));END COMPONENT;SIGNAL F32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL D32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL DIN32B : STD_LOGIC_VECTOR(31 DOWNTO 0);SIGNAL P10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);SIGNAL LIN10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);SIGNAL SIN10B : STD_LOGIC_VECTOR( 9 DOWNTO 0);BEGINF32B(27 DOWNTO 20)<=FWORD ; F32B(31 DOWNTO 28)<="0000";F32B(19 DOWNTO 0)<="00000000000000000000" ;P10B( 9 DOWNTO 2)<=PWORD ; P10B( 1 DOWNTO 0)<="00" ;u1 : ADDER32B PORT MAP( A=>F32B,B=>D32B, S=>DIN32B );u2 : REG32B PORT MAP( DOUT=>D32B,DIN=> DIN32B, LOAD=>CLK );u3 : SIN_ROM PORT MAP( address=>SIN10B, q=>FOUT, inclock=>CLK );u4 : ADDER10B PORT MAP( A=>P10B,B=>D32B(31 DOWNTO 22),S=>LIN10B );u5 : REG10B PORT MAP( DOUT=>SIN10B,DIN=>LIN10B, LOAD=>CLK );u6 : SIN_ROM PORT MAP( address=>D32B(31 DOWNTO 22), q=>POUT, inclock=>CLK );END;1、创建工程和编辑设计文件首先建立工作库目录，以便设计工程项目的存储。