当前位置：文档之家 › 第7章 中断和中断程序设计

第7章 中断和中断程序设计

  • 格式：ppt
  • 大小：1.56 MB
  • 文档页数：47

下载文档原格式

  / 47

合集下载

微机原理第7章 8086中断系统和中断控制器

微机原理第7章 8086中断系统和中断控制器

3）高级中断源能中断低级的中断处理
中断嵌套 当CPU正在响应某一中断源的请求，执行为其服务的中断服务程序时， 如果有优先级更高的中断源发出请求，CPU将中止正在执行的中断服务程 序而转入为新的中断源服务，等新的中断服务程序执行完后，再返回到被 1 中止的中断服务程序，这一过程称为中断嵌套。 • 中断嵌套可以有多级，具体级数原则上不限，只取决于堆栈深度。
外部中断 非屏蔽中断 可屏蔽中断
可屏蔽中断源
CPU 中断逻辑
INTR
8259A 中断 INTA 控制器
INT N 指令
INTO 指令
除法 错误
单步 中断
IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7
外 设 中 断 源
内部中断: 除法错中断 指令中断 溢出中断 单步中断
硬件(外部)中断 非屏蔽中断请求 INT 2 NMI(17号引脚) 中 断 逻 辑 可屏蔽中断请求 中断类型号32～255 INTR(18号引脚)
中断指令 INT n N＝32～255
溢出中断 INTO INT 4
断点 中断 INT 3
单步中断 (TF＝1) INT 1
除法 错误 INT 0
软件(内部)中断
8086/8088中断源
1．软件中断(内部中断) 8086/8088的软件中断主要有三类共五种。 (1) 处理运算过程中某些错误的中断 执行程序时，为及时处理运算中的某些错误 ，CPU以中断方式中止正在运行的程序，提醒程 序员改错。 ① 除法错中断(中断类型号为0)。在8086 /8088 CPU执行除法指令(DIV/IDIV)时，若发现 除数为0，或所得的商超过了CPU中有关寄存器所 能表示的最大值，则立即产生一个类型号为0的 内部中断，CPU转去执行除法错中断处理程序。

7章中断系统

7章中断系统

① 0型中断——除法出错中断。 ② 1型中断——单步中断。 ③ 3型中断——断点中断（INT）。 ④ 4型中断——溢出中断（INTO指令）
（2）指令中断——INT n指令，其类型号就是 给定的n。
7.2.2 中断向量和中断向量表
IP 000 类型0中断入口（除法出错） CS
专 004 类型1中断入口（单步中断） IP
（2）CPU的标志寄存器入栈，以保护各个标志位， 此操作类似于PUSHF指令。
（3）清除IF和TF标志，屏蔽新的INTR中断和单步 中断
（4）保存断点，即把断点处的IP和CS值压入堆栈， 先压入CS值，再压入IP值。
（5）根据第一步计算出来的地址从中断向量表中 取出中断服务程序的入口地址（段和偏移），分 别送至CS和IP中。
3．若CPU处于开中断状态，则在当前指令 执行结束后，启动中断响应总线操作，发出 两个负脉冲作为响应信号。
4．8259A接收到第一个负脉冲，完成如下工作：
（1）使ISR相应位置1，表示CPU已为该中断请求服务。
（2）使IRR的相应位清0。
5．8259A接收到第二个负脉冲，将中断类型号送 上数据总线。中断类型号由用户编程和中断请求 引脚IRi的序号i共同决定（CPU读取中断类型号， 经响应过程后，进入中断服务程序，直到服务结 束返回）。
图5-1 中断处理过程
1．中断请求
中断请求是中断过程的第一步。中断源产生中断请求 的条件，因中断源而异
2．中断判优
由于中断产生的随机性，可能出现两个或两个以上的 中断源同时提出中断请求的情况。这时就必须要求 设计者事先根据中断源的轻重缓急，给每个中断源 确定一个中断级别——优先权。
3．中断响应
中断优先权确定后，发出中断申请的中断源中优先权 最高的中断请求就被送到CPU的中断请求引脚上。

《汇编语言程序设计》(第四版)教案及答案解析

《汇编语言程序设计》(第四版)教案及答案解析

《汇编语言程序设计》教案附：习题参考答案《汇编语言程序设计》(第4版)钱晓捷主编前言1.汇编语言是计算机能提供给用户的最快而又最有效的语言，也是能够利用计算机所有硬件特性并能直接控制硬件的唯一语言。

2.汇编语言程序设计是高等院校电子计算机硬、软件及应用专业学生必修的核心课程之一。

它不仅是计算机原理、操作系统等其它核心课程的必要先修课，而且对于训练学生掌握程序设计技术、熟悉上机操作和程序调试技术都有重要作用。

3.本教材共有十一章，其内容安排如下：(1).第一、二章为汇编语言所用的基础知识。

(2).第三章详细介绍80x86系列CPU的指令系统和寻址方式。

(3).第四章介绍伪操作、汇编语言程序格式及汇编语言的上机过程。

(4).第五、六章说明循环、分支、子程序结构和程序设计的基本方法。

(5).第七章说明宏汇编、重复汇编及条件汇编的设计方法。

(6).第八章叙述输入/输出程序设计方法，重点说明中断原理、中断过程及中断程序设计方式。

(7).第九章说明BIOS和DOS系统功能调用的使用方法。

(8).第十～十一章分别说明图形显示、发声及磁盘文件存储的程序设计方法，同时提供各种程序设计方法和程序实例。

附：教学参考书1.沈美明、温冬婵编著，IBM–PC汇编语言程序设计(第2版)，清华大学出版社，2001年(教材)2.沈美明、温冬婵编著，IBM–PC汇编语言程序设计，清华大学出版社，1991年3.沈美明、温冬婵编著，IBM–PC汇编语言程序设计—例题习题集，清华大学出版社，1991年6月4.沈美明、温冬婵、张赤红编著，IBM–PC汇编语言程序设计—实验教程，清华大学出版社，1992年5.周明德，微型计算机IBM PC/XT(0520系列)系统原理及应用(修订版)，清华大学出版社，19916.郑学坚、周斌，微型计算机原理及应用(第二版)，清华大学出版社，19957.王士元、吴芝芳，IBM PC/XT[长城0520] 接口技术及其应用，南开大学出版社，19908.杨素行，微型计算机系统原理及应用，清华大学出版社，19959.戴梅萼、史嘉权，微型计算机技术及应用—从16位到32位(第二版)，清华大学出版社，199610.张昆藏，IBM PC/XT微型计算机接口技术，清华大学出版社，199111.孟绍光，李维星，高档微机组成原理及接口技术(80386/80486/Pentium)，学苑出版社，199312.吴秀清，周荷琴，微型计算机原理与接口技术，中国科学技术大学出版社目录第 1 章基础知识 (1)1.1进位计数制与不同基数的数之间的转换 (1)1.2二进制数和十六进制数的运算 (2)1.3计算机中数和字符的表示 (3)1.4几种基本的逻辑运算 (3)第 2 章 80X86计算机组织 (4)2.180X86微处理器 (4)2.2基于微处理器的计算机系统构成 (4)2.3中央处理机 (5)2.4存储器 (6)2.5外部设备 (7)第 3 章 80X86的指令系统和寻址方式 (8)3.180X86的寻址方式 (8)3.2程序占有的空间和执行时间 (10)3.380X86的指令系统 (10)第 4 章汇编语言程序格式 (27)4.1汇编程序功能 (27)4.2伪操作 (27)4.3汇编语言程序格式 (31)4.4汇编语言程序的上机过程 (34)第 5 章循环与分支程序设计 (37)5.1循环程序设计 (37)5.2分支程序设计 (38)5.3如何在实模式下发挥80386及其后继机型的优势 (38)第 6 章子程序结构 (40)6.1子程序的设计方法 (40)6.2子程序的嵌套 (41)6.3子程序举例 (41)第 7 章高级汇编语言技术 (43)7.1宏汇编 (43)7.2重复汇编 (44)7.3条件汇编 (45)第 8 章输入/输出程序设计 (46)8.1I/O设备的数据传送方式 (46)8.2程序直接控制I/O方式 (47)8.3中断传送方式 (47)第 9 章 BIOS和DOS中断 (50)9.1键盘I/O (50)9.2显示器I/O (52)9.3打印机I/O (53)9.4串行通信口I/O (54)第 10 章图形与发声系统的程序设计 (55)10.1显示方式 (55)10.2视频显示存储器 (55)10.3EGA/VGA图形程序设计 (56)10.4通用发声程序 (57)10.5乐曲程序 (58)第 11 章磁盘文件存取技术 (59)11.1磁盘的记录方式 (59)11.2文件代号式磁盘存取 (60)11.3字符设备的文件代号式I/O (61)11.4BIOS磁盘存取功能 (62)附录：《IBM—PC汇编语言程序设计》习题参考答案 (63)第一章.习题 (63)第二章.习题 (64)第三章.习题 (65)第四章.习题 (79)第五章.习题 (84)第六章.习题 (104)第七章.习题 (118)第八章.习题 (125)第九章.习题 (130)第十章.习题 (134)第十一章.习题 (145)第 1 章 基础知识【教学目的】本章内容是本课程的基础，通过本章学习，使学生明确汇编语言程序设计的学科性质、基本内容和学习意义，掌握数制的转换、数据的编码，了解本门课程的教学要求和学习方法。

8071第七章输入输出接口技术第一节内容2009.01.20(第三稿)

8071第七章输入输出接口技术第一节内容2009.01.20(第三稿)

2.I/O端口独立编址

优点：

I/O端口的地址空间独立 控制和地址译码电路相对简单 专门的I/O指令使程序清晰易读 I/O指令没有存储器指令丰富

缺点：

80x86采用I/O端口独立编址
2013年8月1日星期四 中北大学《微机原理及接口技术》 37
Байду номын сангаас
2.I/O端口独立编址
特点：

00000H 内存 地址
12
7.1.3 I/O接口的主要功能



对输入输出数据进行缓冲和锁存 输出接口有锁存环节，输入接口有缓冲环节 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量、脉冲量 对I/O端口进行寻址 与CPU和I/O设备进行联络
中北大学《微机原理及接口技术》 24
2013年8月1日星期四
外设接口
输入接口 输出接口 并行接口 串行接口
数字接口
模拟接口
2013年8月1日星期四
中北大学《微机原理及接口技术》
25
输入输出接口的特点
输入接口：

要求对数据具有控制能力（常用三态门实现）
输出接口：

要求对数据具有锁存能力（常用锁存器实现）
中北大学《微机原理及接口技术》
6
7.1.2 I/O接口概述
为什么需要I/O接口（电路）？

多种外设
微机的外部设备多种多样

工作原理、驱动方式、信息格式、以及工作 速度方面彼此差别很大
它们不能与CPU直接相连 必须经过中间电路再与系统相连 这部分电路被称为I/O接口电路

单片机讲义第七章

单片机讲义第七章

一、中断的起因
什么可以引起中断？ 生活中很多事件可以引起中断：有人 按了门铃了，电话铃响了，你的闹钟闹响 了，你烧的水开了….等等诸如此类的事件， 我们把可以引起中断的称之为中断源，单 片机中也有一些可以引起中断的事件， 8051中一共有5个：两个外部中断，两个 计数/定时器中断，一个串行口中断。
三、中断的响应过程
当有事件产生，进入中断之前我们必须先记住现 在看书的第几页了，或拿一个书签放在当前页的位置， 然后去处理不同的事情（因为处理完了，我们还要回 来继续看书）：电话铃响我们要到放电话的地方去， 门铃响我们要到门那边去，也说是不同的中断，我们 要在不同的地点处理，而这个地点通常还是固定的。 89C51中也是采用的这种方法，五个中断源，每个 中断产生后都到一个固定的地方去找处理这个中断的 程序，当然在去之前首先要保存下面将执行的指令的 地址，以便处理完中断后回到原来的地方继续往下执 行程序。
二、中断的嵌套与优先级处理
设想一下，我们正在看书，电话铃响了，同时又 有人按了门铃，你该先做那样呢？如果你正是在等一 个很重要的电话，你一般不会去理会门铃的，而反之， 你正在等一个重要的客人，则可能就不会去理会电话 了。如果不是这两者（即不等电话，也不是等人上 门），你可能会按你通常的习惯去处理。总之这里存 在一个优先级的问题， 单片机中也是如此，也有优先级的问题。优先级 的问题不仅仅发生在两个中断同时产生的情况，也发 生在一个中断已产生，又有一个中断产生的情况，比 如你正接电话，有人按门铃的情况，或你正开门与人 交谈，又有电话响了情况。考虑一下我们会怎么办吧。
电平触发的外部中断的清除
对于电平触发的外部中断，CPU响应中断后， 虽然也是由硬件清除了相应的标志位，但是不 能对外部引脚上的电平进行处理，也就是说， 这时如果外部引脚上的低电平依然存在，会造 成重复中断，因此我们应该在电路上增加对外 部引起中断的信号进行处理。P148图7-5是一 个可行的方案之一。通过I/O口输出一个信号， 使得外部引脚上的中断请求信号变为高电平。

第7章 中断处理技术与DMA技术

第7章 中断处理技术与DMA技术
课件制作人：刘永华
7.1 中断的基本概念
(4)在中断响应周期的第二个总线周期中， 读取中断类型号，找到中断服务程序的入口地 址，自动将程序转移到该中断源设备的中断处 理程序的首地址，即将中断处理程序所在段的 段地址及第一条指令的有效地址分别装入CS及 IP，一旦装入完毕，中断服务程序就开始执行。 上述过程，即从CPU响应中断请求，到中断 现行程序并将程序转移到中断处理地址的过程 称为中断响应过程。不同的机器，在中断响应 期间所完成的功能基本类似，但实现方法不尽 课件制作人：刘永华 相同。
* 7.4
* 7.5
第7章 中断处理技术与DMA技术
* 7.6 DMA控制器8237A 7.6.1 主要特性 7.6.2 8237A引脚及结构 7.6.3 8237A的软件命令 7.6.4 8237A的工作时序 * 7.7 8237A初始化编程 * 7.8 8237A应用实例 7.8.1 初始化 7.8.2 应用实例
刘永华7280868088的中断系统类型号中断名称类型号中断名称0003h0h除法出错6063h18h常驻basic入口0407h1h单步6467h19h引导程序入口080bh2h不可屏蔽686bh1ah时间调用0c0fh3h断点6c6fh1bh键盘ctrlbreak控制1013h4h溢出7073h1ch定时器报时1417h5h打印屏幕7477h1dh显示器参数表181bh6h保留787bh1eh软盘参数表1c1fh7h保留7c7fh1fh字符点阵结构参数2023h8h定时器8083h20h程序结束返回dos2427h9h键盘8487h21h系统功能调用282bh0ah保留888bh22h结束地址2c2fh0bh通信口28c8fh23hctrlbreak退出地址表71ibmpcxt机的中断向量表课件制作人

微机原理与接口技术(第三版) 第7章


4) 中断请求的检测 CPU在每条指令执行的最后一个时钟周期，检测其中断 请求引脚(INTR)有无中断请求信号。如果有中断请求信号， 就把内部的中断锁存器置“1”，在下一个总线周期到来时， 进入中断响应状态。
2. CPU对中断的响应 当CPU响应外设的中断后，还要具体完成一些工作。 1) 关中断 当响应中断后，首先要进行关中断操作。对8086微处理 器，CPU在发出中断响应信号的同时，在内部自动完成关中 断操作。 2) 断点保护 当CPU响应中断源的中断请求后，将停止下一条指令的 执行，把当前相关寄存器的内容压入堆栈，为中断返回做好 准备。
3) 中断的开放 在CPU内部有一个中断允许触发器，用来决定是否响应 CPU中断请求引脚(INTR)送来的中断请求。当中断开放(触 发器为“1”)时，CPU才能响应中断；当关闭中断(触发器 为“0”)时，CPU不响应中断请求。这个中断允许触发器的 状态可以用STI和CLI指令来改变。在CPU复位或是当中断 响应后，CPU就处于中断关闭状态，这样就必须在中断服务 程序中用STI指令来让中断开放。
1. 分时操作 中断技术实现了CPU和外部的并行工作，从而消除了 CPU的等待时间，提高了CPU的利用率。另外，CPU可同时 管理多个外部设备的工作，提高了输入/输出数据的吞吐量。 2. 实时处理 在实时控制系统中，现场定时或随机地产生各种参数、 信息，要求CPU立即响应。利用中断机制，计算机就能实时 地进行处理，特别是对紧急事件能进行实时处理。 3．故障处理 计算机运行过程中，如果出现某些故障，如电源掉电、 运算溢出等，.2 中断的响应过程 1．中断源 所谓中断源，就是引起中断的原因或者发出中断请求的
设备。中断源一般分为两类：内部中断源和外部中断源。内 部中断源即中断源在微处理器内部。

第7章 I／O端口及中断控制器


⒋ 端口D寄存器组
各寄存器具体含义见表7-9、表7-10和7-11。
⒌ 端口E寄存器组
各寄存器具体含义见表7-12、表7-13和表7-14。
⒍ 端口F寄存器组
各寄存器具体含义见表7-15、表7-16和表7-17。
⒎ 端口G寄存器组
各寄存器具体含义见表7-18、表7-19和表7-20。
⒏ 端口H寄存器组
7
⒉ 端口数据寄存器GPADAT~GPHDAT
如果端口被配置为输出端口，数据应该写到端 口数据寄存器的对应位； 如果端口被配置为输入端口，数据应该从端口 数据寄存器的对应位读出。
8
⒊ 端口上拉（电阻）允许/禁止寄存器 GPBUP~GPHUP
端口上拉（电阻）允许/禁止寄存器也称为端口 上拉允许/禁止寄存器。 端口上拉（电阻）允许/禁止寄存器控制每个端 口上拉电阻允许/禁止。当对应位为0时，引脚 的上拉电阻被允许；当对应位为1时，上拉电 阻被禁止。
各寄存器具体含义见表7-21、表7-22和表7-23。
19
7.3.2 其他寄存器
⒈ 杂项控制寄存器
杂项控制寄存器中的一些位用来对USB主机和 USB设备进行控制；另外一些位用于保护 SDRAM，以及对数据总线上拉电阻允许/禁止 等进行控制。 杂项控制寄存器MISCCR，地址为 0x56000080，可读写，Reset值为0x10330。 寄存器具体含义见表7-24。 SCKE、SCLK1和SCLK0引脚信号， S3C2410A输出，在Power_OFF模式用于保护 SDRAM。在寄存器MISCCR中规定了它们输 20 出信号的方式。
GPA[10:0]
当该端口被配置为输入端口时， 当该端口被配置为输入端口时，从输入引脚来的外 部信号能够从这个寄存器的对应位读出。 部信号能够从这个寄存器的对应位读出。 当该端口被配置为输出端口时， [10:0] 当该端口被配置为输出端口时，写到这个寄存器中 的数据能够被送到对应的引脚。 的数据能够被送到对应的引脚。 当该端口被配置为功能引脚时， 当该端口被配置为功能引脚时，读入值未定义

S7-1200 PLC应用基础课件第7章 PLC控制系统设计与调试

（1）输出方式：继电器、晶体管、晶闸管 （2）驱动能力： 应根据被控设备的电流大小来选择输出模块的输出电流。如果 被控设备的电流较大，输出模块无法直接驱动，可增加中间放大环节 （3）同时接通的点数： 输出模块同时接通点数的电流累计值必须小于公共端所 允许通过的电流值。一般来讲，同时接通的点数不要超出同一公共端输出点数的 60%。
7.1.1 PLC控制系统设计的原则与内容
2. 设计内容
1）拟订控制系统设计的技术条件 技术条件一般以设计任务书的形式来确定，它是整 个设计的依据。 2）选择电气传动形式和电动机、电磁阀等执行机构。 3）选定PLC的型号。 4）原理设计 设计工艺设备布置图、电气原理图、编制材料清单等。 5）编写软件规格说明书，用相应的编程语言进行程序设计。 6）人机界面的设计。 7）工艺设计 设计元件布置图、安装接线图、控制台（柜）等。 8）编制整理技术文件 整理完整的技术文件，编写使用、维护说明书。
7.2.4 分配输入/输出点
1. 输入点的简化
（1）合并输入 如果某些信号的逻辑关系总是以“串联”或“并联”的方式整体 出现，这样可以在信号接入输入点前，按“串联”或“并联”的逻辑关系接好线 ，再接到输入点。 （2）分时分组输入 （3）采用拨码开关 （4）减少多余信号的输入 如果通过PLC程序就可判定输入信号的状态，则可以减 少一些多余信号的输入。 （5）某些输入设备可不进PLC 有些输入信号功能简单、涉及面很窄，将它们放在 外部电路中同样可以满足要求，就没有必要作为PLC的输入。
7.2.5 输出点的保护
在带感性负载时，要抑制关闭电源时电压的升高，可以采用下面的方法来设计合 适的抑制电路。设计的有效性取决于实际的应用，所以必须根据实际调整参数， 以保证所有的器件参数与实际应用相符合。 1. 晶体管输出的保护 对于大电感或频繁开关的感性负载可以使用外部二极管或齐纳二极管来保护内部 电路。如图7-1和图7-2所示。

第7章中断和中断程序设计

? 如果进入的中断申请比 ISR 中记录的中断优先级低级 或同级，则不向 CPU 发中断请求信号。
5）数据总线缓冲器
8位的双向三态缓冲器，用作8259A与系统总线的接口，传 送命令控制字、状态字和中断向量。
D0～D7：为双向数据线，数据缓冲器暂时保存在内部总线和 系统数据总线间进行传送的数据。
7.2 程序中断设备接口的组成和工作原理
第7章
中断和中断控制
7.1 中断系统 7.1.1 中断的基本概念 7.1.2 中断的类型 7.1.3 中断请求的提出和传送 7.1.4 中断优先级 7.1.5 中断响应 7.1.6 中断处理
7.2 8086的中断系统 7.2.1 外部中断 7.2.2 内部中断 7.2.3 中断向量表
7.2.4 中断过程 7.3 8259A中断控制器
（1）关中断
进入不可再次响应中断的状态，由硬件自动实现。因为 接下去要保存断点，保存现场。 在保存现场过程中，即使有 更高级的中断源申请中断， CPU也不应该响应 ；否则，如果 现场保存不完整，在中断服务程序结束之后，也就不能正确 地恢复现场并 继续执行现行程序。
（2）保存断点和现场。
为了在中断处理结束后能正确地返回到中断点，在响应 中断时，必须把当前的程序计数器 PC中的内容（即断点）保 存起来。
7.1.5 中断处理
7.1 程序中断输人输出方式
2．多重中断处理
多重中断是指在处理某一个中断过程又发生了新的中 断请求，从而中断该服务程序的执行，又转去进行新的中 断处理。这种重叠处理中断的现象又称为中断嵌套。
一般情况下，在处理某级中的某个中断时，与它同级的 或比它低级的新中断请求应不能中断它的处理。而比它优 先级高的新中断请求却能中断它的处理。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

中断处理过程可分以下几个步骤： （1）关中断 进入不可再次响应中断的状态，由硬件自动实现。因为 接下去要保存断点，保存现场。在保存现场过程中，即使有 更高级的中断源申请中断，CPU也不应该响应；否则，如果 现场保存不完整，在中断服务程序结束之后，也就不能正确 地恢复现场并继续执行现行程序。 （2）保存断点和现场。 为了在中断处理结束后能正确地返回到中断点，在响应 中断时，必须将断点（CS:IP）保存起来。 现场信息一般指的是标志寄存器，中断屏蔽寄存器和CPU 中各寄存器的内容。
②中断屏蔽
当产生中断请求后，用程序方式有选择地封锁部分中断， 而允许其余部分中断仍得到响应，称为中断屏蔽。 实现方法:是为每个中断源设置一个中断屏蔽触发器来屏 蔽该设备的中断请求。将该触发器置“1”，则对应的设备中 断被封锁，若将其置“0”，才允许该设备的中断请求得到响 应。由各设备的中断屏蔽触发器组成中断屏蔽寄存器。
1. 中断:是由I／O设备或其他非预期的急需处理的事件引 起的，它使CPU暂时中断现在正在执行的程序，而转至另一 服务程序去处理这些事件，处理完后再返回原程序。 2.中断源:引起中断的事件称作中断源. 3.中断服务程序 对某事件的处理实际上就是去执行一段例行程序，该 程序被称为中断处理例行程序或中断服务程序. 4.中断系统:实现中断的硬件及软件称为中断系统。 5.中断优先权 当有多个中断源发出中断请求时，需要通过适当办法 (软件的、硬件的、软硬件结合的)决定CPU究竟首先处理哪 个中断请求。
重缓急进行排队并给予优先权。 对设备分配优先权时,必须考虑数据的传输率和服务程序的 要求.数据的有效时间短,则该设备的优先权高。
7.1 程序中断输人输出方式 (3) 禁止中断和中断屏蔽 ①禁止中断
产生中断源后，由于某种条件的存在，CPU不能中止现行 程序的执行，称为禁止中断。 在CPU内部设有一个“中断允许”触发器。只有该触发 器为“1”状态时，才允许处理机响应中断；“中断允许”触 发器通过“开中断”或“关中断”指令来置位、复位。进入 中断服务程序后自动“关中断”。
三片8259A
级联图
8259A工作方式
1.优先权的管理方式
7.2 8259A可编程中断控制器
中断嵌套：指某一较高级的中断打断了另一个较低级中断服务
程序的运行，形成多重中断。
（1）全嵌套方式 在全嵌套方式下，8259A所管理的8级中断优先级固定不变，并
且只允许中断级别高的中断源去打断中断级别低的中断服务。
7.2 8259A可编程中断控制器
8259A中断控制器结构
数据总线缓冲器 读写控制电路 级联缓冲/比较器 中断请求寄存器(IRR) 中断服务寄存器(ISR) 中断屏蔽寄存器(IMR) 优先级判别器(PR) 中断控制逻辑
7.2 8259A可编程中断控制器
1）中断请求寄存器IRR ：8位
7.1.5
中断处理
7.1 程序中断输人输出方式
（3）判别中断源，转向中断服务程序。 在多个中断源同时请求中断的情况下，本次实际响应的 只能是优先权最高的那个中断源。并转入相应的中断服务程 序入口。 （4）开中断。 因为接下去就要执行中断服务程序，开中断将允许更 高级中断请求得到响应，实现中断嵌套。 （5）执行中断服务程序。 不同中断源的中断服务程序是不同的，实际有效的中断 处理工作是在此程序段中实现的。 （6）退出中断。 在退出时，又应进入不可中断状态，即关中断，恢复现 场、恢复断点，然后开中断，返回原程序执行。
7.1.4.中断处理
↓ 关 中 断 ↓ 保存断点,保存现场 ↓ 判别中断条件 转入中断服务程序 ↓ 开 中 断 ↓ 执行中断服务程序 ↓ 关 中 断 ↓
7.1 程序中断输人输出方式
↓ 恢复现场,恢复断点 ↓ 开 中 断 ↓ 返回断点
中断处理过程
7.1.4.中断处理
1．中断处理过程
7.1 程序中断输人输出方式
中断请求寄存器接受外设来的中断请求（IR0～IR7），每 一位表示一个外部设备的中断请求。 若 IR0-IR7 引脚上有中断申请，则将相应位置1。。 2）中断屏蔽寄存器IMR ：8位 决定中断请求寄存器（IRR）中的中断申请是否进入优先 级判决电路。 IMR对应位为0，允许中断申请进入优先级判决电路； IMR对应位为1，则不允许进入，即中断申请被IMR屏蔽。 3）中断服务寄存器ISR：8位 记录CPU正在响应的中断。 ISR中的某位为1，表示CPU正在响应此级中断， ISR中的某位为0，表示CPU没有或已响应完此级中断。
7.1 程序中断输人输出方式
(4) 多重中断处理
多重中断是指在处理某一个中断过程又发生了新的中断 请求，从而中断该服务程序的执行，又转去进行新的中断 处理。这种重叠处理中断的现象又称为中断嵌套。 一般情况下，在处理某级中的某个中断时，与它同级的 或比它低级的新中断请求应不能中断它的处理。而比它优 先级高的新中断请求却能中断它的处理。 当CPU正在执行某中断服务程序期间，若有更高优先级 的中断请求发生， CPU处于开中断状态时，CPU暂停对原中 断服务程序的执行，转去执行新的中断请求的服务程序， 处理完后再返回原中断服务程序的执行。
5）数据总线缓冲器
8位的双向三态缓冲器，用作8259A与系统总线的接口，传 送命令控制字、状态字和中断向量。
7.2 8259A可编程中断控制器
6）读/写控制逻辑 将决定数据的传送方向。RD为读命令，而WR为写命令。 CS为8259A芯片的选择信号，A0与8259A中被选的寄存器地 址有关。
8259A单元的不同工作方式是通过编程来进行选择的。 CPU送出一系列的初始化控制字和操作控制字来执行选定 的操作。CPU将8259A当作两个I／O端口或两个存储单元来 寻址，由A0端确定这些控制字存入读／写逻辑中哪个控制 字寄存器。
（2）特殊全嵌套方式 特殊全嵌套方式与全嵌套方式基本相同，所不同的是，当CPU
处理某一级中断时，如果有同级中断请求，那么CPU也会做出响
应，从而形成了对同一级中断的特殊嵌套。
24
1.优先权的管理方式
7.2 8259A可编程中断控制器
固定优先级方式:指系统中的每一个中断源的优先级别是固定 不变的。并且中断级别高的中断输入能中断 优先级别低的中断。 （3）优先级普通循环方式 适用于系统中具有相同优先权中断设备的情况。当某 一个外部设备受到中断服务后，它的优先级别自动降为最 低，而原来比其低一级的设备自动变为最高级别。 （4）优先级特殊循环方式 指系统初始中断最低优先级由编码确定，而其它优先 级则随之依次确定。即初始化的优先级是由程序控制的， 而不是默认的IR0（最高）～IR7（最低）。
在一道程序的运行中，由I／O中断系统切换到另外一道 程序运行。也可以通过分配每道程序一个固定时间片，利用 时钟定时发中断进行程序切换。 实现实时处理 实现应用程序和操作系统的联系 可以在用户程序中安排一条“Trap”指令进入操作系统， 称之为“软中断”。
7.1 程序中断输人输出方式 7.1.2. 中断的基本概念
第 章 中断和中断控制
7.1 中断系统 7.1.1 中断的基本概念 7.1.2 中断的类型 7.1.3 中断请求的提出和传送 7.1.4 中断优先级 7.1.5 中断响应 7.1.6 中断处理 7.2 8086的中断系统 7.2.1 外部中断 7.2.2 内部中断 7.2.3 中断向量表 7.2.4 中断过程 7.3 8259A中断控制器 7.3.1 Intel 8259A的编程结构与性能 7.3.2 Intel8259A的工作原理 7.3.3 Intel8259A的工作方式 7.3.4 Intel 8259A的初始化命令 7.3.5 Intel8259A应用 7.3.6 多片Intel8259A组成的主从式 中断系统
7.2 8259A可编程中断控制器
4）优先级判别器PR 当输入端IR0-IR7中有多个中断请求信号同时产生时，根 据新进入的中断申请和ISR的内容，决定是否发中断申请信号。 –如果进入的中断申请比 ISR 中记录的中断优先级高， 则通过 8259A 的INT引脚向CPU发出中断请求信号； –如果进入的中断申请比 ISR 中记录的中断优先级低级 或同级，则不向 CPU 发中断请求信号。
19Βιβλιοθήκη 7.2 8259A可编程中断控制器
中断类型码
在8259A中，为每一个外设的中断请求（IR0～IR7） 设置一个中断类型码（8位），当其中一个外设的中断请 求被CPU响应后，8259A送出与该中断所对应的中断类型码， 作为寻找中断服务程序入口的依据。 中断类型码（8位）由两部分组成，其高5位是由计算 机初始化程序设置的，保存在8259A中以后不再改变；低3 位由被响应的中断请求序号提供。 [例如] IR3的中断请求被响应，中断类型码的低3位即为011。 在同一个8259A中，高5位为8个中断请求共用。假设与IR0 对应的中断类型码为40H，那么与IR1～IR7对应的中断类 型码为41H～47H。
地址 00000 00001 00002 00003 00004 4n 4n+2
内容 0＃偏移量低8位 0＃偏移量高8位 0＃段基址低8位 0＃段基址高8位 1＃偏移量低8位 n＃偏移量低8位 n＃偏移量高8位 n＃段基址低8位 n＃段基址高8位
0＃中断向量
n＃中断向量
003FF
中断向量表
7.1 程序中断输人输出方式
第 7.2节
7.2 8259A可编程中断控制器
Intel 8259A基本功能
（1）用于管理和控制8086系统的外部中断请求； （2）实现可屏蔽中断的优先级判决；可以实现中断的 完全嵌套。 （3）向CPU提供中断类型号码； （4）可以屏蔽任一指定的中断源； （5）单片8259A芯片支持8级中断，而8259A芯片的级连 最多可以支持64级中断（一共使用9片8259A芯片）。
7.1
程序中断输人输出方式
7.1.2. 中断的基本概念
6.中断向量 每种中断都有一个与之对应的中断服务程序。中断向量就 是中断处理子程序的入口地址。 每个中断向量占用4个字节，其中低两个字节为中断向量的 偏移量部分,高两个字节为中断向量的段基址部分。 7.中断类型号 80x86系统共支持256种中断，相应编号为0-255之间唯一 的编号，把这些编号称为中断类型号。 8.中断向量表 按中断类型号从小到大的顺序，将中断向量存放在内存 的最低端。