折叠共源共栅放大器的偏置电路

折叠式共源共栅电路结构1. 介绍折叠式共源共栅电路结构是一种常见的电路结构，广泛应用于集成电路设计中。

它具有很多优点，例如低功耗、高增益、高频特性稳定等。

本文将深入研究折叠式共源共栅电路结构的原理、特点及其在集成电路设计中的应用。

2. 折叠式共源共栅电路结构的原理折叠式共源共栅电路结构由两个互相折叠并串联的晶体管组成，其中一个晶体管作为放大器的输入端（即源极），另一个晶体管作为放大器的输出端（即漏极）。

两个晶体管之间通过一个无源负载进行连接。

这种连接方式使得输入和输出之间具有很高的耦合效率，从而提高了整个电路的增益。

3. 折叠式共源共栅电路结构的特点3.1 低功耗：由于折叠式共源共栅电路结构中使用了两个互相串联并通过无源负载连接，使得整个电路在工作时能够充分利用输入信号和输出信号之间的能量传递，从而减少了功耗。

3.2 高增益：折叠式共源共栅电路结构中的两个晶体管之间通过无源负载连接，使得输入信号能够得到充分放大，从而提高了整个电路的增益。

3.3 高频特性稳定：折叠式共源共栅电路结构中的两个晶体管之间通过无源负载连接，在高频信号传输中能够保持稳定的特性，从而提高了整个电路在高频工作时的性能。

4. 折叠式共源共栅电路结构在集成电路设计中的应用4.1 射频放大器：折叠式共源共栅电路结构由于其低功耗、高增益、高频特性稳定等特点，在射频放大器设计中得到了广泛应用。

射频放大器是无线通信系统中重要的组成部分，其主要作用是对输入信号进行放大，使其能够满足系统要求。

折叠式共源共栅电路结构可以有效地满足射频放大器对低功耗、高增益和稳定性能等方面的要求。

4.2 低噪声放大器：在集成电路设计中，低噪声是一个重要指标。

由于折叠式共源共栅电路结构具有高增益和低功耗的特点，因此在低噪声放大器的设计中得到了广泛应用。

低噪声放大器主要用于信号源和接收机之间，其主要作用是将输入信号进行放大，并尽可能地减少噪声的引入。

折叠式共源共栅电路结构能够有效地提高低噪声放大器的增益，并减少噪声的引入。

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

一种低压低功耗CMOS折叠-共源共栅运算放大器的设计程春来，柴常春，唐重林【摘要】设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。

该运放的输入级采用折叠-共源共栅结构，可以优化输入共模范围，提高增益；由于采用AB类推挽输出级，实现了全摆幅输出，并且大大降低了功耗。

采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真，结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。

目前，该放大器已应用于14位∑-Δ模/数转换电路的设计中。

【期刊名称】现代电子技术【年(卷),期】2007(030)024【总页数】4【关键词】运算放大器;折叠-共源共栅;AB类输出;低压低功耗1 引言在生物科学、空间技术、电池供电设备以及各种高阻抗传感器的应用中，经常需要集成电路在低电压和弱电流的条件下工作[1]。

采用低电压供电的模拟电路不但能减少电路的功耗，而且能增强电路的稳定性[2]。

因此，低功耗乃至在微功耗芯片的研制和生产日益得到研究机构和生产部门的关注。

运算放大器是模拟电路中最重要和最通用的单元电路之一，同时也是许多模拟系统和数模混合信号系统中的一个完整模块[3]。

随着CMOS工艺的不断进步，电源电压和特征尺寸持续减小，运放的设计己经成为模拟IC设计中的制约因素之一，设计方法也面临着挑战。

为适应低压低功耗的设计要求，本文基于超深亚微米工艺，设计一个低压低功耗的CMOS折叠-共源共栅运算放大器单芯片，在讨论运放的工作原理及特点的基础上，采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真。

结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。

目前，该放大器已在14位∑-Δ模/数转换电路的设计中得到应用。

一种折叠共源共栅运算放大器的设计杨俊;卞兴中;王高峰【摘要】折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的.特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的.这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器.目前,这样的放大器已被广泛用于无线电通信的集成电路中.介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用Hspice W-2005.03进行设计仿真,最后与设计指标进行比较.【期刊名称】《现代电子技术》【年(卷),期】2006(029)018【总页数】3页(P28-30)【关键词】CMOS;运算放大器;折叠共源共栅;Hspice W-2005.03【作者】杨俊;卞兴中;王高峰【作者单位】武汉大学,微电子与信息技术研究院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072;武汉大学,微电子与信息技术研究院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072【正文语种】中文【中图分类】TN722.7+71 引言随着集成电路技术的不断发展，高性能运算放大器广泛应用于高速模/数转换器(ADC)、数/模转换器(DAC)、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中，成为模拟集成电路和混合信号集成电路设计的核心单元电路，其性能直接影响电路及系统的整体性能。

高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一，以折衷满足各种应用领域的需要。

许多现代集成CMOS运算放大器被设计成只驱动电容负载。

有了这样只有电容的负载，对于运算放大器，就没有必要使用电压缓存器来获得低输出阻抗。

因此，有可能设计出比那些需要驱动电阻负载的运算放大器具有更高速度和更大信号幅度的运算放大器。

密级：学校代码：10075分类号：学号：20101389工程硕士学位论文折叠式共源共栅CMOS运算放大器的设计与优化学位申请人：胡 洋指 导 教 师：郭宝增 教授学 位 类 别：工程硕士学 科 专 业：集成电路工程授 予 单 位：河北大学答 辩 日 期：二○一二年六月Classified Index： CODE：10075U.D.C：NO：20101389A Dissertation for the Degree of EngineeringDesign and Optimization of Folded Cascode CMOS Operational AmplifierCandidate:Hu YangSupervisor:Prof. Guo BaozengAcademic Degree Applied for:Master of EngineeringSpecialty :Integrated Circuit EngineeringUniversity:Hebei UniversityDate of Accomplishment:June，2012摘 要随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，成为模拟集成电路和混合信号集成电路设计的核心单元电路。

集成运算放大器，简称运放，它在模拟运算、信号处理、D/A和A/D转换器以及有源滤波等很多方面得到广泛应用，被人们称为“万能的集成电路”。

本文将设计一种折叠式共源—共栅结构的CMOS运算放大器。

折叠式共源共栅电路不仅能提高增益，增加电源电压噪声抑制能力，而且在输出端允许自补偿。

相比套筒式结构，折叠式共源—共栅电路可以增大电路的输出摆幅，并且使得电路更适合做单位增益缓冲器。

本次设计中，我们通过对比套筒式、折叠式等几种运放结构与性质，首先确立了电路的基本结构，即折叠式共源共栅的放大器结构，通过两级运算放大器的级联实现了运算放大器的基本功能以及参数目标。

共源共栅放大器姓名：郭佛威学号：2140320071共源共栅放大器源共栅放大器又称为级联放大器，是共源极和共栅极的级联。

由于共源放大级把电压信号转换为电流信号，而共栅放大级的输入信号为电流信号，故可把共源与共栅放大电路级联起来构成了共源共栅放大器，如右图所示。

M1产生正比于V in的小信号漏电流而M2电流流过R D，M1为输入器件，M2为级联器件，且M1与M2具有相同的电流。

偏置条件：M1和M2均工作在饱和区即V b≥ V in + V GS2 -V TH1；V out≥ V in-V TH1+V GS2-V TH21.共源共栅——大信号特性分析：输入—输出特性曲线1.1大信号特性：V in≤V TH1，M1，M2处于截止状态，V out=V DD,且V X≈ V b -V TH2 (忽略亚阈值导通)；当Vin≥V TH1，M1产生电流，V out则降低，V GS2上升而V X下降。

V in>V TH1，开始出现电流，V out下降，V X下降，到一定值时M1或M2 进入线性区，增益（V out曲线的斜率）减小。

1.2输出摆幅：M1工作在饱和区：V A=V b-V GS2≥V ov1=V in-V t1V b≥V in+V GS2-V t1M2工作在饱和区：V out≥V b-V t2≥V in+V GS2-V t1-V t2=V ov1+V ov2为了使M4工作在饱和区：V out<V DD-|V GS4-V TH4|所以输出摆幅为：V on1+V on2<V out<V DD-|V GS4-V TH4|2.共源共栅级______小信号特性2.1增益:当两个晶体管工作在饱和区时；假设两个管子的λ均等于0，由于输入管产生的漏电流必定流过整个共源共栅级电路，所以A V=V out/V in=-g m1V1R D/V in，而V1= V in，所以A V=-g m1R D。

当忽略沟道长度调制效应时，共源共栅级放大器的电压增益与共源级放大器的电压增益相同。

折叠共源共栅放大器的偏置电路1. 引言折叠共源共栅放大器是一种常用的电路结构，用于放大电压信号。

偏置电路是该放大器的重要组成部分，其作用是确保放大器工作在合适的工作点，以提供稳定的放大功能。

本文将介绍折叠共源共栅放大器的偏置电路的原理、设计和优化方法。

2. 折叠共源共栅放大器的基本原理折叠共源共栅放大器是一种双管结构，由共源级和共栅级组成。

共源级负责放大信号，而共栅级则提供了对输入信号的反馈，以增加放大器的增益和稳定性。

该放大器的基本原理如下：•输入信号经过共源级放大，得到放大后的信号；•放大后的信号经过共栅级，进行反馈；•反馈信号与输入信号进行叠加，得到最终输出信号。

3. 折叠共源共栅放大器的偏置电路设计偏置电路的设计目的是为了确保放大器在工作时能够保持合适的工作点，以提供稳定的放大功能。

以下是折叠共源共栅放大器的偏置电路设计的基本步骤：3.1 确定工作点首先，需要确定放大器的工作点。

工作点的选择取决于应用需求和器件参数。

一般情况下，工作点应选择在晶体管的饱和区或放大区的中间位置，以保证放大器具有较大的增益和线性度。

3.2 选择偏置电流偏置电流决定了放大器的直流工作点，对放大器的增益和功率消耗有重要影响。

一般情况下，偏置电流应选取在晶体管的饱和区或放大区的较低位置，以保证放大器具有较低的功耗和较高的线性度。

3.3 设计偏置电路根据选择的工作点和偏置电流，设计偏置电路以提供所需的直流偏置电压和电流。

常用的偏置电路包括电流镜电路和电阻分压电路。

以下是一个简单的偏置电路示例：该偏置电路由一个电流镜电路和一个电阻分压电路组成。

电流镜电路通过将电流分流到两个晶体管上，提供了所需的偏置电流。

电阻分压电路通过将电流分压到合适的电压，提供了所需的偏置电压。

4. 偏置电路的优化方法为了提高折叠共源共栅放大器的性能，可以采用以下优化方法：4.1 温度补偿晶体管的参数受温度影响较大，因此在偏置电路中引入温度补偿电路，以保持放大器的工作点稳定。

CMOS课程设计折叠式共源共栅运算放大器设计学院: 机械与电子工程学院专业: 电子科学与技术指导老师: 蔡志民班级: 1221401学号: 201220140125姓名: 姜国理报告时间: 2015-07-05一、设计目的设计共源共栅运算放大器，使其满足V DD=5V，功率P=10mW，输出摆幅为2.35V，增益A V约10dB。

使用st02 0.5um 5V CMOS工艺5V晶体管模型。

学习差动放大器DC扫描、AC、瞬态分析的方法。

参数给定：C OX=(εsiεo)/t ox其中εsi=8.85*10-12，εo=3.9，t ox =9nm；u n=350cm2/v/s，u p=100 cm2/v/s。

二、设计步骤本次实验采用IC615设计整个过程。

启动cadence工具，在terminal中输入virtuoso &启动IC615并后台运行，如图所示：启动后CIW窗口如图所示：启动IC615后，新建library取名201220140125，并关联到st02库，如图所示：在library中新建cell,选择schematic原理图输入，并调用st02器件mn及mp,分别修改参数，最后原理图如图所示：参数的设定:1)电流分配:根据10mw的功率，及电源电压5v，由公式p=ui，算出I总=2mA，由电路对称性平均分配电流M0，M1为1mA,M9流过M8,及M10的电流之和也为1mA,其他的管子电流都为0.5mA。

2)过驱动电压分配:电流确定后，根据摆幅2.35v分配过驱动电压，M0,M1的V on=0.45v,M2,3的V on=0.8v,M4,5,8,10的V on=0.8v,M6,7的V on=0.6v,M9的V on=1v。

3)宽长比确定：通过电流与过驱动电压的关系式确定宽长比，由于所有mos管都必须工作在饱和区，所以使用饱和区的电流－过驱动电压的关系：Nmos管：I DS＝1/2u n C OX（W/L）（V GS－V th）2＝1/2u n C OX V OD2＝>（W/L）=(2 I DS) /( u n C OX V OD2)Pmos管：I DS＝1/2u p C OX（W/L）（V GS－V th）2＝1/2u p C OX V OD2＝>（W/L）= (2 I DS)/(u p C OX V OD2)根据公式可得所有mos管的宽长比，分别为：(w/l)0,1=149.25/0.55, (w/l)2,3=22.62/0.55, (w/l)4,5,8,10=5.87/0.5,(w/l)6,7=10.44/0.5, (w/l)9=7.5/0.54)分配初始偏置电压值：mos管阈值电压的初始值由工艺库中给定，pmos管的阈值电压为V th＝－0.8V，nmos管的阈值电压为V th＝0.7V，这些值将在仿真过程中修正。

GMID折叠共源共栅运放1. 什么是GMID折叠共源共栅运放？GMID折叠共源共栅运放（Folded Cascode Operational Amplifier with Gain Boosting）是一种常用的运算放大器电路，主要用于信号放大和处理。

它采用了折叠式的电路结构，通过共源共栅（Cascode）连接以增加增益和带宽。

2. GMID折叠共源共栅运放的特点GMID折叠共源共栅运放具有以下几个特点：2.1 高增益GMID折叠共源共栅运放通过使用多级级联的结构，可以实现较高的增益。

其中，折叠式结构可以提供更高的输出阻抗，从而减小负载影响；而利用多级级联可以进一步提高整体增益。

2.2 宽带宽GMID折叠共源共栅运放通过采用Cascode连接方式，可以有效地减小输入和输出电容之间的Miller效应，并提高带宽。

此外，通过合理设计电路参数和引入补偿电容等手段，还可以进一步扩展带宽。

2.3 低功耗GMID折叠共源共栅运放可以通过调整电流源和电阻等参数来实现低功耗设计。

合理选择电流源的大小和类型，可以在满足性能要求的前提下降低功耗。

2.4 适用于集成电路GMID折叠共源共栅运放的结构简单紧凑，适合在集成电路中实现。

它可以利用CMOS工艺来制造，并且可以通过调整晶体管尺寸和工作点等参数来满足具体应用需求。

3. GMID折叠共源共栅运放的基本原理GMID折叠共源共栅运放的基本原理是利用多级级联的结构和Cascode连接方式来增加增益和带宽。

下面将详细介绍其基本原理。

3.1 基本结构GMID折叠共源共栅运放由输入级、中间级和输出级组成。

其中，输入级负责将输入信号转换为差分信号，中间级负责增益放大，输出级负责驱动负载。

3.2 输入级输入级由两个差分对组成，每个差分对包括一个PMOS晶体管和一个NMOS晶体管。

其中，PMOS晶体管的栅极连接到VDD电压，NMOS晶体管的栅极连接到接地。

通过控制差分对的栅极电压，可以实现输入信号的差分放大。

改进型折叠式共源共栅运算放大器电路的设计殷万君;白天蕊【摘要】In the telescopic cascodeand folded cascode operational amplifier, the folded cascode operational amplifier with high output swing and low bias voltage is widely used. However, these advantages are at the expense of a larger power consumption and lower current utilization rate. In order to improve the current utilization rate, an improved folded cascode operational amplifier was designed. The improved folded cascode operational amplifier can significantly improve transconductance, slew rate and noise performance at the same voltage and load. The simulation results show that under the same power consumption and area condition, the gain bandwidth and slew rate of the improved folded cascode operational amplifier is 3 times as that of the original folded cascode operational amplifier.%在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用.但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的.本文以提高电流利用率为着手点设计了一种改进的折叠式共源共栅运算放大器,在相同的电压和负载下改进的折叠式共源共栅运算放大器能显著提升跨导、压摆率和噪声性能.仿真结果表明在相同功耗和面积的条件下,改进的折叠式共源共栅运算放大器的单位增益带宽和压摆率是折叠式共源共栅运放的3倍.【期刊名称】《现代电子技术》【年(卷),期】2012(035)020【总页数】3页(P167-168,172)【关键词】套筒式共源共栅;折叠式共源共栅;电流利用率;偏置电压【作者】殷万君;白天蕊【作者单位】西南交通大学信息科学与技术学院,四川成都 610031;西南交通大学信息科学与技术学院,四川成都 610031【正文语种】中文【中图分类】TN722-34运算放大器(简称运放)是模拟电路的一个最通用的单元。

折叠式共源共栅运算放大器的设计实验.国家集成电路人才培养基地模拟电路高级实验(六)折叠运算放大器2006-07教材.1.设计目的:设计共源共栅运算放大器，满足VDD=3.3V，功率P=10mW，输出摆幅1.95伏，增益A V≥80dB。

使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。

DC扫描、交流和差分放大器瞬态分析的学习方法。

给定的参数:COX=(εsiεo)/tox其中εsi=8.85*10-设计一个共源共栅运算放大器，以满足VDD=3.3V、功率P=10mW、输出摆幅为1.95伏、增益A V≥80dB。

使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。

DC扫描、交流和差分放大器瞬态分析的学习方法。

给定的参数:COX=(εsiεo)/tox，其中ε Si=8.85 * 10: 1。

启动节奏工具输入cds.setupicfb2.电路设计电路设计如下。

运算放大器使用折叠式共源共栅电路。

图1设计注意事项:I)所有pmos衬底必须连接到电源；所有nmos管的衬底必须接地。

偏置电压由电压源直接给出。

3.参数计算在完成电路图的基本结构后，下一步是给每个元件增加设计数量，这样就需要分配和计算每个元件的参数。

图中mos管标签的定义:总尾电流源pmos晶体管是M0和M1；Pmos共源共栅管是M2和M3；Nmos共源共栅管从上到下是M4、M5、M6和M7。

输入管为M8和M10；输入端尾电流源的mos晶体管为M9。

pmos晶体管的型号名称是p33，nmos晶体管的型号名称是n33。

1)当VDD=3.3V且功率P=10mW时，总电流为Ids=10MW/3.3V=3mA。

其次，两个分支完全对称，因此每个分支的电流为1.5毫安。

对于折叠电路部分和它自己的共源共栅电路部分，每一个支路的电流被再一次分开，这里我们都采用平分的方式，即M0和M1的电流都是1.5毫安；其他mos管(M9除外)的电流为0.75毫安，是各支路电流的一半。

折叠共源共栅放大器的偏置电路折叠共源共栅放大器是一种在射频放大器中常用的电路配置。

它的优点在于高增益、低功耗以及良好的频率响应特性。

本文将对折叠共源共栅放大器的偏置电路进行详细介绍，以期帮助读者更好地理解和应用这一电路配置。

首先，让我们了解一下什么是折叠共源共栅放大器。

折叠共源共栅放大器是一种双管式场效应管放大电路，由一个共源级和一个共栅级组成。

其中，N沟道MOSFET管作为共源级，P沟道MOSFET管作为共栅级。

这种配置的结构有助于提高电路的增益和带宽，并减少功耗。

接下来，我们来讲解一下折叠共源共栅放大器的偏置电路。

偏置电路是为了确保放大器工作在合适的工作点，提供适当的电压和电流，以保证其输入和输出信号的线性放大。

在折叠共源共栅放大器中，偏置电路的主要作用是为共源级和共栅级提供合适的静态工作点。

通常，折叠共源共栅放大器的偏置电路由电阻、电流源和电压源组成。

偏置电路的设计需要考虑到静态工作点的稳定性、功耗以及适应频率响应的要求。

在具体的偏置电路设计中，首先确定共源级和共栅级的工作电流，然后根据电路的需要，选择恰当的电流源和电阻来提供所需的电流和电压。

在选择电源时，需要考虑到电源电压的稳定性和噪声特性。

根据需求，可以选择直流耦合和交流耦合的方式来连接共源级和共栅级。

在折叠共源共栅放大器的偏置电路中，还需要注意的是温度的影响。

由于温度会对电子元件的特性产生影响，因此需要考虑到温度变化对偏置电路的稳定性和性能的影响。

可以采取一些温度补偿的措施，如使用温度补偿电阻、温度补偿电压源等，以保持电路的稳定性。

总结起来，折叠共源共栅放大器的偏置电路在射频放大器中起着至关重要的作用。

通过合理设计偏置电路，可以保证放大器的性能和稳定性。

因此，了解和掌握折叠共源共栅放大器的偏置电路对于从事射频电路设计和应用的工程师来说是非常重要的。

希望本文所介绍的内容能够对读者有所启发和指导，让大家能够更好地理解和应用折叠共源共栅放大器的偏置电路。