半导体器件物理 Chapter4 集成电路制造工艺
- 格式：pptx
- 大小：4.12 MB
- 文档页数：35
下载文档原格式
合集下载
集成电路制备工艺42页PPT
40、人类法律，事物有规律，这是不 容忽视 的。— —爱献 生
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
集成电路制备工艺
36、如果我们国家的法律中只有某种 神灵， 而不是 殚精竭 虑将神 灵揉进 宪法， 总体上 来说， 法律就 会更好 。—— 马克·吐 温 37、纲纪废弃之日，便是暴政兴起之 时。— —威·皮 物特
38、若是没有公众舆论的支持，法律 是丝毫 没有力 量的。 ——菲 力普斯 39、一个判例造出另一个判例，它们 迅速累 聚，进 而变成 法律。 ——朱 尼厄斯
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
集成电路制备工艺
36、如果我们国家的法律中只有某种 神灵， 而不是 殚精竭 虑将神 灵揉进 宪法， 总体上 来说， 法律就 会更好 。—— 马克·吐 温 37、纲纪废弃之日，便是暴政兴起之 时。— —威·皮 物特
38、若是没有公众舆论的支持，法律 是丝毫 没有力 量的。 ——菲 力普斯 39、一个判例造出另一个判例，它们 迅速累 聚，进 而变成 法律。 ——朱 尼厄斯
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
半导体集成电路制造工艺
半导体集成电路制造工艺一、集成电路的定义：集成电路是指半导体集成电路，即以半导体晶片材料为主，经热氧化工艺：干氧氧化、水汽氧化、湿氧氧化加工制造，将无源元件、有源元件和互连线集成在基片内部、表面或基片之上，执行十八、根据器件要求确定氧化方法：1、高质量氧化：干氧氧化或分压氧化；2、厚某种电子功能的微型化电路。
微型化电路有集成电路、厚膜电路、薄膜电路和混合层的局部氧化或场氧化：干氧（10min）+湿氧+干氧(10min)或高压氧化；3、低表面态电路等多种形式。
氧化：掺氯氧化；湿氧氧化加掺氯气氛退火或分压氧化（H2O或O2+N2 或Ar 或He 等）。
二、集成电路的分类：十九、热氧化过程中硅中杂质的再分布1、硅中掺磷(1)温度一定时，水汽氧化（湿氧按电路功能分类：分为以门电路为基础的数字逻辑电路和以放大器为基础的线性电氧化）导致杂质再分布程度较大，其NS/NB 大于干氧氧化；(2)同一氧化气氛下，氧化路，还有微波集成电路和光集成电路等。
温度越高，磷向硅内扩散的速度越快，表面堆积现象减小，NS/NB 趋于1。
2、硅中按构成集成电路基础的晶体管分类：分为双极型集成电路和MOS型集成电路两大类。
掺硼(1)温度一定时，水汽氧化（湿氧氧化）导致杂质再分布程度增大，NS/NB 小前者以双极型平面晶体管为主要器件；后者以MOS场效应晶体管为基础。
于干氧氧化；(2)同一氧化气氛下，氧化温度越高，硼向硅表面扩散速度加快，补三、衡量集成电路的发展DRAM( 3*107（集成度）, 135mm2（外型尺寸）, 0.5 μm偿了表明杂质的损耗，NS/NB 趋于1。
看看运动方向（特征尺寸）, 200mm （英寸）) ，二十二、热氧化过程四、摩尔定律：IC集成度每1.5年翻一番五、集成电路的发展展望目标：集成度↑、可靠性↑、速度↑、功耗↓、成本↓。
努力方向：线宽↓、晶片直径↑、设计技术↑六、硅微电子技术发展的几个趋势：1、单片系统集成（SoC）System on a chip Application Specific Integrated Circuit 特定用途集成电路2、整硅片集成（WSI）3、半定制电路的设计方法4、微电子机械系统（MEMS）5、真空微电子技术七、集成电路制造中的基本工艺技术横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）。
半导体器件物理集成电路制造工艺
半导体器件物理集成电路制造工艺引言半导体器件是现代电子技术的基石，而物理集成电路制造是半导体器件制造的重要环节之一。
本文将介绍半导体器件物理集成电路制造的工艺流程及相关技术。
概述物理集成电路制造是将多个微型电子器件集成到一个芯片上，从而实现更高的电子元件密度和整体功能。
半导体器件物理集成电路制造工艺包括晶圆制备、掩膜制作、光刻、薄膜沉积、腐蚀、离子注入、扩散、金属化和封装等多个步骤。
晶圆制备晶圆制备是物理集成电路制造的基础步骤之一。
晶圆是由单晶或多晶硅材料制成的圆片，具有优良的电性能和机械性能。
晶圆制备的过程包括晶圆生长、切割、抛光和清洗等步骤。
在晶圆生长过程中，通过原子层沉积、气相沉积等技术，将纯度高的硅材料在高温环境下逐渐生长成晶圆。
然后，将生长好的晶圆进行切割，得到所需尺寸的圆片。
接下来，对切割好的晶圆进行抛光，使其表面平整光滑。
最后，对晶圆进行清洗，去除表面附着的杂质和残留物。
掩膜制作与光刻掩膜制作是制备物理集成电路的关键步骤之一。
掩膜是在晶圆上进行光刻的模具，用于定义电子器件的结构和形状。
掩膜制作的过程包括掩膜设计、掩膜制备和掩膜校对等步骤。
在掩膜制作前，需要进行器件设计，并通过计算机辅助设计软件生成相应的掩膜图案。
然后，通过电子束曝光、光刻胶覆盖和显影等步骤，制备出掩膜模具。
最后，对制备好的掩膜进行校对，确保其准确性和质量。
光刻是利用光刻曝光技术将掩膜上的图案转移到晶圆上的过程。
通过将掩膜与晶圆紧密接触，并将紫外线光束照射在掩膜上，使光照射到晶圆上的光刻胶上。
接着，通过显影和固化等步骤，将光刻胶的未暴露部分去除，形成所需的图案。
薄膜沉积与腐蚀薄膜沉积是物理集成电路制造中的关键步骤之一。
薄膜沉积技术用于在晶圆表面沉积各种功能薄膜，如金属薄膜、氧化物薄膜和多层薄膜等。
同时，腐蚀技术用于在薄膜上形成所需的结构和形状。
薄膜沉积技术主要包括物理气相沉积（PVD）、化学气相沉积（CVD）和物理化学气相沉积（PECVD）等。
第四章+集成电路制造工艺
磷(P)、砷(As) —— N型硅 硼(B) —— P型硅
掺杂工艺：扩散、离子注入
扩散
替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层
间隙式扩散：杂质离子位于晶格间隙：
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续 波激光、非相干宽带频光源(如卤光灯、电弧 灯、石墨加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材
料，它的化学性质非常稳定，室 温下它只与氢氟酸发生化学反应
氧化硅层的主要作用
在MOS电路中作为MOS器件的绝缘 栅介质，器件的组成部分
扩散时的掩蔽层，离子注入的(有时 与光刻胶、Si3N4层一起使用)阻挡层
作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层
材料
SiO2的制备方法
热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
离子注入
离子注入：将具有很高能量的杂质离子射 入半导体衬底中的掺杂技术，掺杂深度由 注入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定
集成电路制造工艺
北京大学
集成电路设计与制造的主要流程框架
掺杂工艺：扩散、离子注入
扩散
替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层
间隙式扩散：杂质离子位于晶格间隙：
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续 波激光、非相干宽带频光源(如卤光灯、电弧 灯、石墨加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材
料，它的化学性质非常稳定，室 温下它只与氢氟酸发生化学反应
氧化硅层的主要作用
在MOS电路中作为MOS器件的绝缘 栅介质，器件的组成部分
扩散时的掩蔽层，离子注入的(有时 与光刻胶、Si3N4层一起使用)阻挡层
作为集成电路的隔离介质材料 作为电容器的绝缘介质材料 作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层
材料
SiO2的制备方法
热氧化法
干氧氧化 水蒸汽氧化 湿氧氧化 干氧－湿氧－干氧(简称干湿干)氧化法 氢氧合成氧化
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
杂质横向扩散示意图
固态源扩散：如B2O3、P2O5、BN等
利用液态源进行扩散的装置示意图
离子注入
离子注入：将具有很高能量的杂质离子射 入半导体衬底中的掺杂技术，掺杂深度由 注入杂质离子的能量和质量决定，掺杂浓 度由注入杂质离子的数目(剂量)决定
集成电路制造工艺
北京大学
集成电路设计与制造的主要流程框架
集成电路制造工艺
集成电路制造工艺集成电路制造工艺是一项高度复杂和精细的技术过程，它涉及到多个步骤和环节。
下面将介绍一般的集成电路制造工艺流程。
首先是晶圆制备。
晶圆是集成电路的基础材料，通常由硅材料制成。
制备晶圆需要精确的工艺和设备，包括材料分析、芯片设计、晶圆选择和切割等步骤。
在制备过程中，要保证晶圆的纯度和质量，确保芯片的正常运行。
接下来是晶圆上的图案制作。
这一步主要是通过光刻技术将芯片设计上的图案转移到晶圆上。
光刻是一种利用紫外线照射光刻胶，然后通过化学处理来形成芯片图案的技术。
在这一步中，制造工程师需要控制光刻机的参数和条件，以确保图案的精确度和清晰度。
接着是雕刻。
雕刻是将光刻后形成的图案转移到晶圆上的过程。
这里使用的是化学气相沉积或离子束雕刻等技术。
制造工程师需要精确控制雕刻机的参数，使得雕刻过程能够准确地复制芯片设计上的图案。
接下来是金属沉积。
这一步是为芯片的导线和电极等部分进行金属沉积，以连接芯片上的不同元件。
金属沉积通常使用物理气相沉积或化学气相沉积技术。
制造工程师需要控制沉积的厚度和均匀性，以确保导线和电极的电性能和连接质量。
然后是化学机械抛光。
抛光是为了平整化晶圆表面，以便进行下一步的工艺步骤。
抛光是利用机械研磨和化学反应溶解的技术，在控制条件下去除晶圆表面的不平坦部分。
最后是芯片封装和测试。
在封装过程中，芯片被放置在封装材料中，并进行焊接和封装工艺。
然后芯片需要经过严格的测试，以确保其功能和品质。
测试包括功能测试、可靠性测试和环境适应性测试等。
总的来说，集成电路制造工艺是一个复杂而精细的过程，需要多个步骤和环节的精确控制。
通过不断的技术创新和工艺改进，集成电路制造工艺不断提高，为我们提供了更加先进和高效的电子产品。
集成电路制造工艺是现代电子工业的重要基础，它的高度复杂和精细使得集成电路成为了现代科技的核心。
随着科技的飞速发展，集成电路的制造工艺也在不断地进步和创新。
本文将具体介绍集成电路制造工艺的一些关键步骤和技术。
集成电路制造工艺流程
集成电路制造工艺流程集成电路制造工艺流程是指将芯片设计图纸转化为实际芯片的过程，它是整个集成电路生产的核心环节。
在这个过程中，需要经历多道工艺步骤，包括晶圆制备、光刻、薄膜沉积、离子注入、蚀刻、金属化等多个工艺步骤。
本文将从晶圆制备开始，逐步介绍集成电路制造工艺流程的各个环节。
首先是晶圆制备。
晶圆制备是集成电路制造的第一步，也是最基础的一步。
它的主要目的是在硅片上生长出高纯度的单晶硅层，以便后续的工艺步骤。
晶圆制备包括晶片生长、切割、抛光等工艺步骤。
其中，晶片生长是最为关键的一步，它决定了晶圆的质量和性能。
接下来是光刻工艺。
光刻工艺是将芯片设计图案转移到硅片表面的关键步骤。
在这一步骤中，首先需要将光刻胶涂覆在硅片表面，然后使用光刻机将设计图案投射到光刻胶上，最后进行显影和固化，形成光刻图案。
光刻工艺的精度和稳定性对芯片的性能有着直接的影响。
紧接着是薄膜沉积和离子注入。
薄膜沉积是指在硅片表面沉积一层薄膜，以实现对芯片特定区域的控制。
而离子注入则是将特定的离子注入到硅片中，改变硅片的导电性能。
这两个工艺步骤在集成电路制造中起着至关重要的作用，它们直接影响着芯片的性能和功能。
然后是蚀刻工艺。
蚀刻工艺是将不需要的材料从硅片上去除的过程，通过化学或物理方法将多余的材料蚀刻掉，从而形成芯片上的线路和结构。
蚀刻工艺的精度和稳定性对芯片的性能有着重要的影响，同时也是整个制造工艺中比较复杂的一步。
最后是金属化。
金属化是将金属沉积在硅片表面，形成芯片上的导线和连接器，以实现芯片内部和外部的连接。
金属化工艺的质量和稳定性对芯片的可靠性和稳定性有着直接的影响，它是集成电路制造中不可或缺的一步。
综上所述，集成电路制造工艺流程是一个复杂而精密的过程，它需要经历多道工艺步骤，每一步都对芯片的性能和功能有着直接的影响。
只有严格控制每一个工艺步骤，才能生产出高质量、高性能的集成电路产品。
希望本文能够对集成电路制造工艺流程有所了解，并对相关领域的从业人员有所帮助。
集成电路制造工艺百度文库精
从电路设计到芯片完成离不开集成电路的制备工艺, 本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。
有些CMOS 集成电路涉及到高压MOS 器件（例如平板显示驱动芯片、智能功率CMOS 集成电路等）, 因此高低压电路的兼容性就显得十分重要, 在本章最后将重点说明高低压兼容的CMOS 工艺流程。
1.1 基本的制备工艺过程CMOS 集成电路的制备工艺是一个非常复杂而又精密的过程, 它由若干单项制备工艺组合而成。
下面将分别简要介绍这些单项制备工艺。
1.1.1 衬底材料的制备任何集成电路的制造都离不开衬底材料——单晶硅。
制备单晶硅有两种方法: 悬浮区熔法和直拉法, 这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。
1 悬浮区熔法悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。
在悬浮区熔法中, 使圆柱形硅棒固定于垂直方向, 用高频感应线圈在氩气气氛中加热, 使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴, 这两个棒朝相反方向旋转。
然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动, 将其转换成单晶。
悬浮区熔法制备的单晶硅氧含量和杂质含量很低, 经过多次区熔提炼, 可得到低氧高阻的单晶硅。
如果把这种单晶硅放入核反应堆, 由中子嬗变掺杂法对这种单晶硅进行掺杂, 那么杂质将分布得非常均匀。
这种方法制备的单晶硅的电阻率非常高, 特别适合制作电力电子器件。
目前悬浮区熔法制备的单晶硅仅占有很小市场份额。
2 直拉法随着超大规模集成电路的不断发展, 不但要求单晶硅的尺寸不断增加, 而且要求所有的杂质浓度能得到精密控制, 而悬浮区熔法无法满足这些要求, 因此直拉法制备的单晶越来越多地被人们所采用, 目前市场上的单晶硅绝大部分采用直拉法制备得到的。
拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中, 抽真空或通入惰性气体后进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段, 坩埚位置很高, 待下部多晶硅熔化后, 坩埚逐渐下降至正常拉晶位置。
半导体器件物理与工艺_第4章
p = NA
p型中性区相对于费米能级的静电电势为ψp
根据 p ni exp[(Ei EF ) / (kT )]
p
1 q
(
EF
Ei ) x xp
kT q
ln( N A ) ni
15
同理可得，n型中性区相对于费米能级的静电势为：
n
1 q
(
EF
Ei )
x xn
kT q
ln( ND ) ni
所以，热平衡时，p型和n型中性区的总静电势差Vbi：
和MOSFET的重要构成组件。
▪掌握PN结的物理原理是学习其它半导体器件的物理基础。
3
几种分类
结有同型同质结、同型异质结、异型同质结和异型异 质结之分。 (1) 同质结：由同种物质构成的结（如硅） (2) 异质结：由不同种物质构成的结（如硅和锗） (3) 同型结：由同种导电类型的物质构成的结，如P-硅和P锗、N-硅和N-锗 (4) 异型结：由不同种导电类型的物质构成的结，如P-硅和 N-硅、P-锗和N－锗
Vbi [ 1 ( x W )2 W ] WW
单边突变结的电 势分布
27
例2. 一硅单边突变结，其NA=1019cm-3, ND=1016cm-3，计算在 零偏压时的耗尽区宽度和最大电场(T=300K)
解：由
W xn =
2sVbi =3.4310-5m=0.343m
qN D
Em
=
qN BW
4.2.1 能带图（Band diagram）
两均匀掺杂且彼此分离的p型 和n型半导体
热平衡时，在耗尽区的电场及p-n 结的能带图
10
4.4.2 平衡费米能级(Equilibrium Fermi levels)
p型中性区相对于费米能级的静电电势为ψp
根据 p ni exp[(Ei EF ) / (kT )]
p
1 q
(
EF
Ei ) x xp
kT q
ln( N A ) ni
15
同理可得，n型中性区相对于费米能级的静电势为：
n
1 q
(
EF
Ei )
x xn
kT q
ln( ND ) ni
所以，热平衡时，p型和n型中性区的总静电势差Vbi：
和MOSFET的重要构成组件。
▪掌握PN结的物理原理是学习其它半导体器件的物理基础。
3
几种分类
结有同型同质结、同型异质结、异型同质结和异型异 质结之分。 (1) 同质结：由同种物质构成的结（如硅） (2) 异质结：由不同种物质构成的结（如硅和锗） (3) 同型结：由同种导电类型的物质构成的结，如P-硅和P锗、N-硅和N-锗 (4) 异型结：由不同种导电类型的物质构成的结，如P-硅和 N-硅、P-锗和N－锗
Vbi [ 1 ( x W )2 W ] WW
单边突变结的电 势分布
27
例2. 一硅单边突变结，其NA=1019cm-3, ND=1016cm-3，计算在 零偏压时的耗尽区宽度和最大电场(T=300K)
解：由
W xn =
2sVbi =3.4310-5m=0.343m
qN D
Em
=
qN BW
4.2.1 能带图（Band diagram）
两均匀掺杂且彼此分离的p型 和n型半导体
热平衡时，在耗尽区的电场及p-n 结的能带图
10
4.4.2 平衡费米能级(Equilibrium Fermi levels)
半导体集成电路集成电路的基本制造工艺
THANKS
感谢观看
材料挑战与解决方案
材料挑战
半导体集成电路制造过程中需要使用各种高纯度、高性能的材料，如高纯度硅片、特种气体性有着至关重要的影响。
材料解决方案
为了解决材料挑战，可以采用先进的材料制备技术和质量控制手段，确保材料的纯度和质量。同时，加强材料研 发和优化也是提高材料性能和可靠性的重要手段。
半导体集成电路的应用领域
01
02
03
04
通信
手机、基站、路由器等通信设 备中大量使用集成电路。
计算机
CPU、GPU、内存等计算机 核心部件都是集成电路的典型
应用。
消费电子
电视、音响、游戏机等消费电 子产品中广泛应用集成电路。
工业控制
自动化设备、仪器仪表等工业 控制领域离不开集成电路的支
持。
半导体集成电路的发展历程
05
06
1990年代至今
集成电路技术不断进步，进入纳米工艺时代， 智能手机、平板电脑等便携式智能设备成为主 流应用领域。
02
制造工艺流程
晶圆制备
01
02
03
04
晶圆是制造集成电路的基础材 料，其制备过程包括多晶硅的 提纯、单晶生长、晶片切割等
步骤。
多晶硅的提纯是将硅元素中的 杂质去除，获得高纯度的多晶
性能。
光刻胶需要具备优良的感光性能、分辨 率和附着力，同时要与刻蚀液兼容，易
于去除。
光刻胶的选用和加工工艺对集成电路的 制造成本和可靠性有着重要影响。
其他材料
01
其他材料在集成电路中用于辅助 制造和封装，如化学试剂、气体 、陶瓷等。
02
其他材料的选用和加工工艺对集 成电路的性能和可靠性有着重要 影响，需要与制造工艺相匹配。
集成电路制造工艺
集成电路制造工艺介绍集成电路制造工艺是指将电子元器件、线路和互连形成集成电路产品的过程。
随着技术的进步，集成电路制造工艺已经成为现代电子行业的关键环节之一。
本文将介绍集成电路制造工艺的基本概念、流程和主要制造工艺技术。
基本概念集成电路集成电路（Integrated Circuit，简称IC）是将大量的电子元器件（如晶体管、电容器等）、电路和互连线路集成在一个单一的芯片上的电子器件。
这种集成能够大幅度提高电路的可靠性和性能。
集成电路广泛应用于计算机、通信、嵌入式系统等领域。
制造工艺集成电路制造工艺是指在半导体材料上通过一系列的生产步骤，将电子元器件、线路和互连形成集成电路产品的过程。
制造工艺的核心目标是将集成电路的功能元件和互连线路精确地制造到芯片上，并与其他元器件进行可靠的连接。
制造工艺流程集成电路制造工艺通常包括以下几个主要步骤：1. 半导体材料准备半导体材料是制造集成电路的基础材料，常见的半导体材料包括硅、砷化镓等。
在制造工艺开始之前，需要对半导体材料进行准备和处理，包括去除杂质、增加纯度等。
2. 晶圆制备晶圆是制造芯片的基板，通常由半导体材料制成。
晶圆一般具有圆形形状，平整度非常高。
晶圆制备过程包括材料切割、研磨、抛光等步骤，以获得适合制造芯片的晶圆。
3. 光刻光刻是制造工艺中非常关键的一个步骤，主要用于在晶圆上形成图案。
光刻过程中使用光刻胶和掩模，通过光照、显影等步骤，将芯片的图案形成在光刻胶层上。
4. 刻蚀刻蚀是将光刻胶层和晶圆上不需要的部分删除的过程。
刻蚀过程中使用化学物质或物理方法，将芯片上的材料去除，只留下光刻胶层下的图案。
5. 沉积沉积是向晶圆上添加新的材料的过程。
沉积常用于填充刻蚀后的结构空隙，形成连接线或其他元器件。
6. 金属化金属化是为了增加电路的导电性，将金属材料沉积在晶圆上，形成连线和连接电路。
7. 封装测试封装是将制造好的芯片通过封装工艺封装成完整的芯片产品的过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
–激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
• CVD技术特点： –具有淀积温度低、薄膜成分和厚度易于控制、均匀 性和重复性好、台阶覆盖优良、适用范围广、设备 简单等一系列优点。 –CVD方法几乎可以淀积集成电路工艺中所需要的 各 种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶 硅、氮化硅、金属(钨、钼)等。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
–光刻胶受到特定波长光线的作用后，导致其化学 结构发生变化，使光刻胶在某种特定溶液中的溶解 特性改变。
正胶（曝光后可溶）：分辨率高，在超大规模集成 电路工艺中，一般只采用正胶。
负胶（曝光后不可溶） ：分辨率差，适于加工线宽 ≥3m的线条。
• 插图fig.4.6
正胶：曝光后可溶 负胶：曝光后不可溶
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。 具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向 异性和选择性好的优点。目前，RIE已成为VLSI工艺中 应用最广泛的主流刻蚀技术。
固态源扩散 液态源扩散
• 插fig. 13, fig.14, fig2.8扩散方法。
离子注入
离子注入：将具有很高能量的杂质离子射入半导体 衬底中的掺杂技术，掺杂深度由注入杂质离子的能 量和质量决定，掺杂浓度由注入杂质离子的数目(剂 量)决定。
离子注入的深度由注入离子的能量和离子的质量决 定，可以得到精确结深，尤其是浅结。
光刻的基本原理：利用光敏抗蚀涂层（光刻胶）发生光化学反 应，结合刻蚀方法在各种薄膜上生成合乎要求的图形，以实现、 形成金属电极和布线或表面钝化的目的。
图形转移：将设计在 掩膜版(类似于照相 底片)上的图形转移 到半导体单晶片上。
光刻工艺流程
光刻三要素：光刻胶、掩膜版和光刻机
–光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基 体树脂和有机溶剂等混合而成的胶状液体。
第四章集成电路制造工艺
芯片制造过程
ቤተ መጻሕፍቲ ባይዱ
• 图形转换：将设计在掩膜版(类似于照相底 片)上的图形转移到衬底上。
• 掺杂：根据设计的需要，将各种杂质掺杂 在需要的位置上，形成晶体管、接触等。
• 制膜：制作各种材料的薄膜。
基本步骤： 硅片准备、 外延、 氧化、 掺杂、 淀积、 刻蚀、 光刻
硅片准备
光刻 （Lithography）
• 作为集成电路的隔离介质材料。 • 作为电容器的绝缘介质材料。 • 作为多层金属互连层之间的介质材料。 • 作为对器件和电路进行钝化的钝化层材料。
化学汽相淀积(CVD)
• 化学汽相淀积(Chemical Vapor Deposition)：通 过气态物质的化学反应在衬底上淀积一层薄膜材料 的过程。
湿法刻蚀一般都是各向同性的，即横向和纵向的腐蚀 速率相同。
• 干法刻蚀：主要指利用低压放电产生的等离子体中的 离子或游离基(处于激发态的分子、原子及各种原子基 团等)与材料发生化学反应或通过轰击等物理作用而达 到刻蚀的目的。
❖溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击 作用刻蚀，各向异性性好，但选择性较差。
特征尺寸—工艺水平的标 志：在保证一定成品率的 最细光刻线条。
超细线条光刻技术
（特征尺寸：0.10m)
❖甚远紫外线(EUV)
❖电子束光刻
❖X射线
❖离子束光刻
图4.7
图形转移：刻蚀技术
• 湿法刻蚀：利用液态化学试剂或溶液通过化学反应 进行刻蚀的方法。 ❖湿法化学刻蚀在半导体工艺中有着广泛应用：磨 片、抛光、清洗、腐蚀。 ❖优点是选择性好、重复性好、生产效率高、设备 简单、成本低。 ❖缺点是钻蚀严重、对图形的控制性较差。
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结、 电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
质非常稳定，室温下它只与氢氟酸发生化学反应 ❖ 热氧化法
➢ 干氧氧化 ➢ 水蒸汽氧化 ➢ 湿氧氧化 ➢ 干氧－湿氧－干氧(简称干湿干)氧化法 ➢ 氢氧合成氧化
❖ 化学气相淀积法 ❖ 溅射法
氧化硅层的主要作用
• 在MOS电路中作为MOS器件的绝缘栅介质，器件 的组成部分。
• 扩散时的掩蔽层，离子注入的(有时与光刻胶、 Si3N4层一起使用)阻挡层。
低温（600 oC）、掺杂均匀性好、离子注入剂量 可精确控制，重复性好、横向扩散比纵向扩散小得 多。
可以注入各种各样的元素并可以对化合物半导体进 行掺杂。
多数注入离子停留在与硅晶格位置不一致的位置上， 不具有电活性，需要退火处理，激发电活性。
退火（Annealing）
❖ 退火：也叫热处理，集成电路工艺中所有的在氮 气等不活泼气氛中进行的热处理过程都可以称为 退火。
扩散
扩散由杂质、温度物质决定的扩散系数来决定。 替位式扩散：温度高，扩散系数低。
间隙式扩散：温度低，扩散系数高（比替位式扩散大 6~7个数量级），必须严防间隙杂质进入扩散、氧化、 退火系统。 选择性扩散：用氧化层作为杂质扩散的掩蔽层。 纵向扩散的同时，存在横向扩散。（0.8xj) 扩散方法主要有固态源扩散和液态源扩散。 两步扩散法：事先进行预扩散（预淀积）， 再扩散使扩散层推进到预期的深度（再扩散）。 扩散适于结较深（0.3m)、线条较粗（3m)器件。
–消除损伤
❖ 退火方式：
–炉退火
–快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)。
氧化（Oxidation）
❖ 氧化：制备SiO2层 ❖ SiO2 是 一 种 十 分 理 想 的 电 绝 缘 材 料 ， 它 的 化 学 性
• CVD技术特点： –具有淀积温度低、薄膜成分和厚度易于控制、均匀 性和重复性好、台阶覆盖优良、适用范围广、设备 简单等一系列优点。 –CVD方法几乎可以淀积集成电路工艺中所需要的 各 种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶 硅、氮化硅、金属(钨、钼)等。
亮场版和暗场版
曝光的几种方法
接触式光刻：分辨率较高， 但是容易造成掩膜版和光刻 胶膜的损伤。
接近式曝光：在硅片和掩膜 版之间有一个很小的间隙 (10～25mm)，可以大大减 小掩膜版的损伤，分辨率较 低。
投影式曝光：利用透镜或反 射镜将掩膜版上的图形投影 到衬底上的曝光方法，目前 用的最多的曝光方式。（特 征尺寸：0.25m)
–光刻胶受到特定波长光线的作用后，导致其化学 结构发生变化，使光刻胶在某种特定溶液中的溶解 特性改变。
正胶（曝光后可溶）：分辨率高，在超大规模集成 电路工艺中，一般只采用正胶。
负胶（曝光后不可溶） ：分辨率差，适于加工线宽 ≥3m的线条。
• 插图fig.4.6
正胶：曝光后可溶 负胶：曝光后不可溶
❖等离子刻蚀(Plasma Etching)：利用放电产生的游离 基与材料发生化学反应，形成挥发物，实现刻蚀。选择 性好、对衬底损伤较小，但各向异性较差。
❖反应离子刻蚀(Reactive Ion Etching，简称为RIE)： 过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。 具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向 异性和选择性好的优点。目前，RIE已成为VLSI工艺中 应用最广泛的主流刻蚀技术。
固态源扩散 液态源扩散
• 插fig. 13, fig.14, fig2.8扩散方法。
离子注入
离子注入：将具有很高能量的杂质离子射入半导体 衬底中的掺杂技术，掺杂深度由注入杂质离子的能 量和质量决定，掺杂浓度由注入杂质离子的数目(剂 量)决定。
离子注入的深度由注入离子的能量和离子的质量决 定，可以得到精确结深，尤其是浅结。
光刻的基本原理：利用光敏抗蚀涂层（光刻胶）发生光化学反 应，结合刻蚀方法在各种薄膜上生成合乎要求的图形，以实现、 形成金属电极和布线或表面钝化的目的。
图形转移：将设计在 掩膜版(类似于照相 底片)上的图形转移 到半导体单晶片上。
光刻工艺流程
光刻三要素：光刻胶、掩膜版和光刻机
–光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基 体树脂和有机溶剂等混合而成的胶状液体。
第四章集成电路制造工艺
芯片制造过程
ቤተ መጻሕፍቲ ባይዱ
• 图形转换：将设计在掩膜版(类似于照相底 片)上的图形转移到衬底上。
• 掺杂：根据设计的需要，将各种杂质掺杂 在需要的位置上，形成晶体管、接触等。
• 制膜：制作各种材料的薄膜。
基本步骤： 硅片准备、 外延、 氧化、 掺杂、 淀积、 刻蚀、 光刻
硅片准备
光刻 （Lithography）
• 作为集成电路的隔离介质材料。 • 作为电容器的绝缘介质材料。 • 作为多层金属互连层之间的介质材料。 • 作为对器件和电路进行钝化的钝化层材料。
化学汽相淀积(CVD)
• 化学汽相淀积(Chemical Vapor Deposition)：通 过气态物质的化学反应在衬底上淀积一层薄膜材料 的过程。
湿法刻蚀一般都是各向同性的，即横向和纵向的腐蚀 速率相同。
• 干法刻蚀：主要指利用低压放电产生的等离子体中的 离子或游离基(处于激发态的分子、原子及各种原子基 团等)与材料发生化学反应或通过轰击等物理作用而达 到刻蚀的目的。
❖溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击 作用刻蚀，各向异性性好，但选择性较差。
特征尺寸—工艺水平的标 志：在保证一定成品率的 最细光刻线条。
超细线条光刻技术
（特征尺寸：0.10m)
❖甚远紫外线(EUV)
❖电子束光刻
❖X射线
❖离子束光刻
图4.7
图形转移：刻蚀技术
• 湿法刻蚀：利用液态化学试剂或溶液通过化学反应 进行刻蚀的方法。 ❖湿法化学刻蚀在半导体工艺中有着广泛应用：磨 片、抛光、清洗、腐蚀。 ❖优点是选择性好、重复性好、生产效率高、设备 简单、成本低。 ❖缺点是钻蚀严重、对图形的控制性较差。
掺杂工艺（Doping）
掺杂：将需要的杂质掺入特定的半导体区域 中，以达到改变半导体电学性质，形成PN结、 电阻、欧姆接触。
掺入的杂质主要是： 磷(P)、砷(As) —— N型硅 硼(B) —— P型硅 掺杂工艺主要包括：扩散（diffusion)、离
子注入(ion implantation)。
质非常稳定，室温下它只与氢氟酸发生化学反应 ❖ 热氧化法
➢ 干氧氧化 ➢ 水蒸汽氧化 ➢ 湿氧氧化 ➢ 干氧－湿氧－干氧(简称干湿干)氧化法 ➢ 氢氧合成氧化
❖ 化学气相淀积法 ❖ 溅射法
氧化硅层的主要作用
• 在MOS电路中作为MOS器件的绝缘栅介质，器件 的组成部分。
• 扩散时的掩蔽层，离子注入的(有时与光刻胶、 Si3N4层一起使用)阻挡层。
低温（600 oC）、掺杂均匀性好、离子注入剂量 可精确控制，重复性好、横向扩散比纵向扩散小得 多。
可以注入各种各样的元素并可以对化合物半导体进 行掺杂。
多数注入离子停留在与硅晶格位置不一致的位置上， 不具有电活性，需要退火处理，激发电活性。
退火（Annealing）
❖ 退火：也叫热处理，集成电路工艺中所有的在氮 气等不活泼气氛中进行的热处理过程都可以称为 退火。
扩散
扩散由杂质、温度物质决定的扩散系数来决定。 替位式扩散：温度高，扩散系数低。
间隙式扩散：温度低，扩散系数高（比替位式扩散大 6~7个数量级），必须严防间隙杂质进入扩散、氧化、 退火系统。 选择性扩散：用氧化层作为杂质扩散的掩蔽层。 纵向扩散的同时，存在横向扩散。（0.8xj) 扩散方法主要有固态源扩散和液态源扩散。 两步扩散法：事先进行预扩散（预淀积）， 再扩散使扩散层推进到预期的深度（再扩散）。 扩散适于结较深（0.3m)、线条较粗（3m)器件。