当前位置：文档之家 › 触发器的状态转换图

触发器的状态转换图

  • 格式：ppt
  • 大小：651.50 KB
  • 文档页数：24

下载文档原格式

  / 24

合集下载

数字电子技术基础-第四章-触发器

数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q

2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T

D触发器→JK触发器

数电第4章触发器课件

数电第4章触发器课件

与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形

R-S触发器

R-S触发器

RS触发器基本RS 触发器:电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。

它有两个输入端R、S和两个输出端Q、Q。

工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1.当R=1、S=0时，则Q=0,Q=1,触发器置1。

2.当R=0、S=1时，则Q=1,Q=0,触发器置0。

如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q 有两种互补的稳定状态。

一般规定触发器Q端的状态作为触发器的状态。

通常称触发器处于某种状态，实际是指它的Q端的状态。

Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。

S=0,R=1使触发器置1，或称置位。

因置位的决定条件是S=0,故称S 端为置1端。

R=0,S=1时，使触发器置0，或称复位。

同理，称R端为置0端或复位端。

若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。

这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。

由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。

从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。

其逻辑符号如图7.2.1(b)所示。

由于置0或置1都是触发信号低电平有效，因此，S端和R 端都画有小圆圈。

3.当R=S=1时，触发器状态保持不变。

触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。

4.当R=S=0时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。

第五章 触发器

第五章 触发器

图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP

D

Q

n
Q n 1

0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法

数字电路(第四章触发器)

数字电路(第四章触发器)
13
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。

4_触发器的状态转换图

4_触发器的状态转换图
标上表示从0态转换为1态的条件。 标上表示从0态转换为1态的条件。 由 真 值 表 知 ， 若 R=0 、 S=1 ， 当 CLK= CLK=1时，触发器由0态转换为1态。 触发器由0态转换为1
同步RS触发器功能表 同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 × S 0 1 0 1 × Qn+1 结论 Qn 维持 1 0 ∅ Qn 置1 置0 不定 关闭
触发器有两个状态， 触发器有两个状态，为1态和0态， 态和0 在两个圆圈内以1 表示之。 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 两状态间用带箭头的弧线连接， 箭头指向触发器的次态( 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态( 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
Qn+1=S+RQn RS=0 约束条件
S=0 R=1 S=0 R=×
1Hale Waihona Puke 0继续触发器的状态转换图
转换状态条件的标 注:R=0,S=1(0→1)
一、RS 触发器的状态转换图 1、同步 触发器的功能表 、同步RS触发器的功能表 2、同步 触发器的特征方程 、同步RS触发器的特征方程 3、同步 触发器的状态转 、同步RS触发器的状态转 换图
JK触发器功能表 JK触发器功能表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1
Qn
Qn+1=JQn + KQn
标上表示从0 态转换为1 标上表示从 0 态转换为 1 态的条件。 由真值表知， 态的条件 。 由真值表知 ， 若触发器的初态为0，当 J=1 时 ， 不管 K为何值 ， 只 不管K为何值， CLK的触发边沿一到 的触发边沿一到， 要 CLK 的触发边沿一到 ， 均可令触发器置1 均可令触发器置1态。

5、触发器

R D = 1， D = 0 S
RD = SD = 1
0
１
RD = 1 SD =
D锁存器的定时图 74HC/HCT373: 8D锁存器 4.典型集成电路
5.3 触发器的电路结构和工作原理
E 锁存器：（高）电平响应 锁存器在E为低电平时，不接受输入激励信号，状态保持不变； 当E为高电平时，锁存器接受输入激励信号，状态发生转移。 在E＝1且脉冲宽度较宽时，锁存器输出状态将随着输入信号 的变化出现连续不停的多次翻转。如果要求每来一个E脉冲锁
RDSD Qn 0 1 00 × × 01 0 0 11 0 1 10 1 1
图5-1-3
基本触发器卡诺图
特征方程：
由于S D和R D同时为0又同时恢复为 时，状态Q n1是不确定 1 的，所以输入信号S D和R D应满足S D R D = 1。
３、状态转移图 描述触发器状态变化及其相应输入条件的一种图形。
( 3) 当 R = 0， S = 0时，锁存器状态保持不 变，说明锁存器
具有保持功能。 ( 4) 当 R = 1， S = 1时，则Q = 0，Q = 0。
此时如果两个输入信号同时发生由0到1的变化，则会出现 所谓竞争现象。由于两个或非门的延迟时间无法确定，使得触 发器最终稳定状态也不能确定。约束条件：SR=0
存 器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻
的要求。为了避免多次翻转，必须采用其他的电路结构。 触发：在时钟脉冲作用下的电路状态刷新。 CP 上升沿触发 CP 下降沿触发
主要的三种电路结构:主从触发器、维持阻塞触发器、 利用传输延迟的触发器。
5.3.1 主从触发器
1.工作原理
主锁存器 D
1.逻辑门控D锁存器

1同步RS触发器


小结
CP
波 形 图
R S Q Q
不 变
置 1
不 变
置 不 置 0 变 1
不 置 变 0
不 不 不 变 变 变
功能描述（CP =1）
(1) 状态转移真值表
(2) 特征方程
表5-2-1 钟控R-S触发器状态转移真值表 R S Qn+1
Q n1 S RQ n RS 0 （约束条件）
以，如果在CP=1期间R、 S发生多次变化，则触发器的状态也可 能发生多次翻转。
在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。
电位触发方式的工作特性
电位触发方式也叫电平触发方式，钟控触发器 采用的就是电位触发方式。
很明显，当 CP=1 时，触发器可以被输入信号触发， 改变（或保持）状态； 当 CP=0 时，触发器不能被输入信号改变， 处于保持状态。 这种在某一电平下可以随时改变触发器状态的触发 方式称为电位触发方式。 电位触发方式的缺点是输出在一个时间段都可能改 变，比如输入端存在干扰时，输出状态会来回翻转。抗 干扰能力不强。
Q n 1 S R Q n D DQ n D CP=1期间有效
功能描述 (1) 状态转移真值表
D触发器状态转移真值表 D 0 1 Qn+1 0 1
(2) 激励表
D触发器激励表 Qn → Qn +1 0 0 0 1 1 0 1 1 D 0 1 0 1
(3) 状态转移图
D =1
D =0
电位触发方式为了避免在一个触发周期之内，输 出端发生多次翻转，要求 CP=1 的时间满足：
不能太短，要保证触发器能可靠翻转（2个 tpd)。 不能太长，只够翻转一次，不能出现第二次 翻转（3个tpd) 显然，这对CP来说要求太高了。 为了降低对CP信号的要求，但还要保证输出 不随意翻转，我们可以采用具有主从结构的触发 器， 它的特点是状态转变只发生在某一时刻，而 不是某一时段。

触发器之间的相互转换


二、触发器之间的相互转换
将JK触发器转化为T、D触发器，很简单，大家都会，那如 何将T转换为JK、D触发器及如何将D转换为JK、T触发器呢？
D JK
已有 Qn+1 = D 欲得
因此，令 D J Qn KQn
J K
Qn+1 = JQn + KQn J Qn K Qn
1D Q CP C1 Q
测试方法及步骤：
1.R、S端和J、K端分别接逻辑开关Ki; 2.CP1接P端，加单次负脉冲，Q1端接电平显示器L。 3.先验证RS的置位、复位功能(填入表1)。 4.R=S=1时，改变J、K组态，记录输出端的状态。填入记录表，验证功
能（填入表二）。
5.将JK触发器的J、K端连着一起，构成T触发器。在CP端输入1KHz连 续脉冲，观察Q的变化，用双踪示波器观察CP、Q的波形，注意相位关 系，描绘之。
下面将介绍四种常用的计数制。
1、十进制计数制 对于十进制数，基数X=10，其整数位权值由右向左依次为个、十、
百、千、...而小数位由左向右依次为十分之一、百分之一、...很容易被 识别。例：
2、二进制计数制
对于二进制数，基数X=2，其整数位权值依次为 的权值为，
，小数位
例：
2．真值表 3.特征方程
Qn1 D
真值表
【任务实施】
测试内容一：
RS触发器功能测试：
测试方法及步骤：
1.用74LS00组成RS触发器； 2.R、S端分别接逻辑开关K, Q 端接 逻辑电平显示端L1,L2。 3.测试结果填入记录表即可。
测试内容二：
JK触发器74LS112功能测试
表一

数电期末模拟题及答案

《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（）A、A⊕1=AB、A⊙0=AC、A+AB=AD、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（）A、F=∑m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)的RAM。

、、C、D、．函数F=A C+AB+，无冒险的组合为（）。

B=C=1B、C=0D、B=C=OA、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（1×10分）（）1、在二进制与十六进制的转换中，有下列关系：（）B=（9DF1）H（）2、8421码和8421BCD码都是四位二进制代码。

（）3、二进制数1001和二进制代码1001都表示十进制数9。

（）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的开关速度。

（）5、OC与非门的输出端可以并联运行，实现“线与”关系，即L=L1+L2（）6、CMOS门电路中输入端悬空作逻辑0使用。

（）7、数字电路中最基本的运算电路是加法器。

（）8、要改变触发器的状态，必须有CP脉冲的配合。

（）9、容量为256×4的存储器，每字4位，共计256字，1024个存储单元。

（）10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。

是否、C，CP，试四→4,试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为（左位在先），画出电路连线图。

附74LS161四位同步二进制加法计数器芯片功能表。

《数字电子技术》模拟题二一、单项选择题（2×10分）1．在下列数据中，数值最小的是（）A 、59HB 、130OC 、1010111B8421BCD2．函数的标准与或表达式是（）4D 触发器7,计9．用容量为16K ×8位存储芯片构成容量为64K ×8位的存储系统，需（）片16K ×8位存储芯片,需()根地址线,( )根数据线。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
标上表示从1态转换为1态的条 件。由真值表知，若初态为 1 ， 只 要 R=0 ， 不 管 S 是 何 值 ， 当 CLK=1时均可以使触发器置1。
同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 S 0 1 0 1 Qn+1 结论 Qn 维持 1 0 Qn 置1 置0
标上表示从0态转换为1态的条件。 由 真 值 表 知 ， 若 R=0 、 S=1 ， 当 CLK=1时，触发器由0态转换为1态。
同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 S 0 1 0 1 Qn+1 结论 Qn 维持 1 0 Qn 置1 置0
不定 关闭
Qn+1=S+RQn RS=0 约束条件 1
不定 关闭
Qn+1=S+RQn RS=0 约束条件 1
S=0 R=1
0
继续
触发器的状态转换图
转换状态条件的标 注:R=,S=0(00)
一、RS 触发器的状态转换图 1、同步RS触发器的功能表 2、同步RS触发器的特征方程 3、同步RS触发器的状态转 换图
触发器有两个状态，为1态和0态， 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 S 0 1 0 1 Qn+1 结论 Qn 维持 1 0 Qn 置1 置0
不定 关闭
Qn+1=S+RQn RS=0 约束条件 1
S=0 R=1
0
S=0 R=
S=1 R=0
本页完 继续
触发器的状态转换图
二、JK 触发器的状态转换图 J=;K=1(10)
0
0 1 1
Qn
0 1
Qn
Qn+1=JQn + KQn
J= K=1
1
0
继续
触发器的状态转换图
J=0;K=(00)
二、JK 触发器的状态转换图 1、JK触发器的功能表 2、JK触发器的特征方程 3、JK触发器的状态转换图
标上表示从 0 态转换为 0 态 的条件。由真值表知，若触 发器的初态为 0，当 J=0时， 不管 K 为何值，只要 CLK 的 触发边沿一到，均可令触发 器置0态。
标上表示从 0 态转换为 0 态的条 件。由真值表知，若初态为0，只 要 S=0，不管 R是何值，当 CLK=1 时，均可以使触发器置0。
同步RS触发器功能表
CLK 1 1 1 1 0 R 0 0 1 1 S 0 1 0 1 Qn+1 结论 Qn 维持 1 0 Qn 置1 置0
不定 关闭
T触发器功能表 T 0 1 Qn+1 Qn Qn
Qn+1=TQn + TQn
T=1
1
0
T=0
继续
触发器的状态转换图
T=1(01)
三、T 触发器的状态转换图 1、T触发器的功能表 2、T触发器的特征方程 3、T触发器的状态转换图
标上表示从0态转换为1 态的条件。由真值表知， 若触发器的初态为 0 ，当 T=1 时， CLK 的触发边沿 一到，触发器翻转为1。
T触发器功能表 T 0 1 Qn+1 Qn Qn
Qn+1=TQn + TQn
T=1 T=0
1
T=1
0
T=0
本页完 继续
触发器的状态转换图
四、T’ 触发器的状态转换图 1、T’触发器的功能表 2、T’触发器的特征方程 3、T’触发器的状态转换图
标上表示从 1态转换为 0态和从 0态转换为 1态的条件。由真值表 知， T’ 触发器的 T’≡1 ，每个 CLK 触发边沿都令触发器立即翻转， 所以不存在着维持态。
D触发器的功能表
D 0
Qn+1
0
1
1
D=1(11)
Qn+1=D
标上维持1态的条件。 由真值表知，若触发器 的初态为 1 ， D=1 ， CLK 的触发边沿到达时，触 发器仍维持1。
D=0 D=1
标上维持0态的条件。由 真值表知，若触发器的初态 为 0， D=0，CLK的触发边沿 到时，触发器仍维持0。
D触发器的功能表
D 0
Qn+1
0
1
1
D=0(00)
Qn+1=D
D=0
1
0
D=0
继续
触发器的状态转换图
五、D 触发器的状态转换图 1、D触发器的功能表 2、D触发器的特征方程 3、D触发器的状态转换图
T触发器功能表 T 0 Qn+1 Qn
三、T触发器的状态转换 图 1 Qn T=1(10)
Qn+1=TQn + TQn
T=1
1
0
继续
触发器的状态转换图
T=0(00)
三、T 触发器的状态转换图 1、T触发器的功能表 2、T触发器的特征方程 3、T触发器的状态转换图
标上维持 0 态的条件。 由真值表知，若触发器的 初 态 为 0 ， T=0 ， CLK 的 触发边沿到达时，触发器 仍维持0。

表示从 0态 不定 转换为 0态。 n
Q
关闭
Qn+1=S+RQn RS=0 约束条件 1 0
继续
触发器的状态转换图
一、RS 触发器的状态转换图 1、同步RS触发器的功能表 2、同步RS触发器的特征方程 3、同步RS触发器的状态转 换图
触发器有两个状态，为1态和0态， 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
能写出触发器的几种表示方式
返回
触发器的状态转换图
一、RS 触发器的状态转换图 1、同步RS触发器的功能表 2、同步RS触发器的特征方程 3、同步RS触发器的状态转 换图
在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。
J K 0 1 0 1 Qn+1
0
0 1 1
Qn
0 1
Qn
Qn+1=JQn + KQn
J= K=1
J= K=0 J=0 K=
1
J=1 K=
0
本页完 继续
触发器的状态转换图
三、T 触发器的状态转换图 1、T触发器的功能表 2、T触发器的特征方程 3、T触发器的状态转换图
标上表示从1态转换为0 态的条件。由真值表知， 若触发器的初态为 1 ，当 T=1 时， CLK 的触发边沿 一到，触发器翻转为0。
T触发器功能表 T 0 1 Qn+1 Qn Qn
Qn+1=TQn + TQn
T=1
1
T=1
0
T=0
继续
触发器的状态转换图
T=0(11)
三、T 触发器的状态转换图 1、T触发器的功能表 2、T触发器的特征方程 3、T触发器的状态转换图
标上维持 1 态的条件。 由真值表知，若触发器的 初 态 为 1 ， T=0 ， CLK 的 触发边沿到达时，触发器 仍维持1。
J K 0 1 0 1 Qn+1
0
0 1 1
Qn
0 1
Qn
Qn+1=JQn + KQn
标上表示从 0 态转换为 1 态的条件。由真值表知， 若触发器的初态为0，当 J=1 时，不管 K为何值，只 要 CLK 的触发边沿一到， 均可令触发器置1态。
J= K=1
J=0 K=
1
J=1 K=
0
继续
触发器的状态转换图
T’触发器功能表
T’ Qn+1
四、T’触发器的状态转 Qn 1 换图 n+1=Qn Q’ T =1(10) T’=1(01)
T’=1
1
T’=1
0
本页完 继续
触发器的状态转换图
五、D触发器的状态转换图 D=0(10)
五、D 触发器的状态转换图 1、D触发器的功能表 2、D触发器的特征方程 3、D触发器的状态转换图
S=0 R=1
0
S=0 R=
S=1 R=0
继续
触发器的状态转换图
转换状态条件的标注:R=0,S=(11)
一、RS 触发器的状态转换图 1、同步RS触发器的功能表 2、同步RS触发器的特征方程 3、同步RS触发器的状态转 换图
触发器有两个状态，为1态和0态， 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。 = 弧线旁边标出了状态转换的条件 S R=0
Qn+1=S+RQn RS=0 约束条件 1
S=0 R=1
0
S=0 R=
继续
触发器的状态转换图
转换状态条件的标 注:R=0,S=1(01)
一、RS 触发器的状态转换图 1、同步RS触发器的功能表 2、同步RS触发器的特征方程 3、同步RS触发器的状态转 换图
触发器有两个状态，为1态和0态， 在两个圆圈内以1和0表示之。 两状态间用带箭头的弧线连接， 箭头指向触发器的次态 (n+1 态 ) ， 箭尾为触发器的现态(n态)。 弧线旁边标出了状态转换的条件
D触发器的功能表
D 0
Qn+1
0
1
1
D=1(01)
Qn+1=D