下载文档原格式
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，下列哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 三极管答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 9C. 11D. 13答案：C3. 触发器的输出状态由什么决定？A. 输入信号B. 时钟信号C. 触发器的当前状态D. 以上都是答案：D4. 下列哪个不是数字电路的优点？A. 高抗干扰性B. 易于集成C. 功耗大D. 逻辑功能明确答案：C5. 在数字电路中，一个D触发器有几个输入端？A. 1B. 2C. 3D. 4答案：B6. 异步计数器和同步计数器的主要区别是什么？A. 异步计数器的输出端数量不同B. 异步计数器的触发器时钟信号不同C. 异步计数器的触发器时钟信号相同D. 异步计数器的触发器时钟信号不同答案：D7. 下列哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D8. 在数字电路中，一个四位二进制计数器可以产生多少个不同的状态？A. 8B. 16C. 32D. 64答案：B9. 逻辑门电路中的输入信号和输出信号之间的关系是什么？A. 线性关系B. 非线性关系C. 指数关系D. 逻辑关系答案：D10. 一个简单的RS触发器由几个基本逻辑门构成？A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常表示为电压______，逻辑“1”通常表示为电压______。
答案：低电平，高电平2. 一个完整的触发器由两个______门和一个______门构成。
答案：与非，或非3. 在数字电路中，一个______触发器可以存储1位二进制信息。
答案：D4. 一个8位二进制寄存器可以存储的最大十进制数是______。
答案：2555. 在数字电路中，一个计数器的进位输出通常是由______触发器的输出端提供的。
答案：最高位6. 一个简单的二进制计数器，其计数过程是从0开始，计数到______后回到0。
精品文档数字电子技术试卷（1）参考答案 一．填空1、1111011,7B2、86 13、与,或,非4、0,1,高阻5、真值表,逻辑图,逻辑表达式,卡诺图,波形图（时序图） 6 、波形的整形 7、20伏 8、并行A/D,串并行A/D,逐次比较A/D,双积分A/D （三种） 二．判断题1．× 2．√ 3．× 4．√ 5．√ 三．化简1．D B A Y +=-2．--+=D B A Y四．C B A Y ⊕⊕=,C B A AB C )(1++=,全加器,Y 为和,C1为进位。
五．AQ Q Q n +=-+1,A Qn =+1六．采用D 触发器,-=122Q Q D ,--=231Q Q D,1230Q Q Q D -+=电路图略。
将非工作状态101,110,111带入方程得次态,101→001,110→101→001,111→001,电路可以自启动。
七．f=6 5Hz数字电子技术试卷（2）参考答案 一、填空题（16 ）1、100011.110,23.C2、0,13、当前输入,原状态4、0,1,高阻；任何时候,只能有1个三态门被选通。
5、有两个稳态,在触发信号作用下状态可相互转变,有记忆功能6 、延时 7、5.5v 8、13 二、判断题（10）1．√ 2．× 3．× 4．√ 5．√ 三、化简题（14）1、B Y = 2、-++=D A C B Y四、（15）CD A B A Y --+=五、（15）--+=B A Q n 11,Q B Q A Qn ---++=21六．（15）驱动方程：1,121=⊕=-K Q X J ,1,212=⊕=K Q X J 逻辑功能：X=0时,同步三进制计数器；X ＝1时,同步三进制减法计数器。
该电路为同步三进制可逆计数器,并且能自启动。
七．(15)数字电子技术试卷（3）参考答案 一、填空题（16 ） 1、1010110,10000110 2、7 3、16 ,6 4、状态转换表,状态转换图,特性方程 5、0 6 、256 ×4BIt7、5.275伏8、转换精度,转换速度 二、回答问题（10）不正确。
长沙理工大学考试试卷………………………………………………………………………………………………………………试卷编号01 拟题教研室（或教师）签名电子教研室教研室主任签名………………………………………………………………………………………………………………课程名称（含档次）模拟电子技术课程代号专业电类相关专业层次（本、专）本科考试方式（开、闭卷）闭卷一、填空（本题共20分，每空1分）：1．整流电路的任务是__________；滤波电路的任务是__________。
2．在PN结的形成过程中，载流子的扩散运动是由于__________而产生的，漂移运动是__________作用下产生的。
3．放大器有两种不同性质的失真，分别是__________失真和__________失真。
4．在共射阻容耦合放大电路中，使低频区电压增益下降的主要原因是__________的影响；使高频区电压增益下降的主要原因是__________的影响。
5．在交流放大电路中，引入直流负反馈的作用是__________；引入交流负反馈的作用是___________。
6．正弦波振荡电路一般由__________、__________、__________、__________这四个部分组成。
7．某多级放大器中各级电压增益为：第一级25dB 、第二级15dB 、第三级60dB ，放大器的总增益为__________，总的放大倍数为__________。
8．在双端输入、单端输出的差动放大电路中，发射极公共电阻R e对__________信号的放大无影响，对__________信号的放大具有很强的抑制作用。
共模抑制比K CMR为__________之比。
9．某放大电路的对数幅频特性如图1（在第三页上）所示，当信号频率恰好为上限频率时，实际的电压增益为__________dB。
二、判断（本题共10分,每小题1分，正确的打√，错误的打×）：1、（）构成各种半导体器件的基础是PN结，它具有单向导电和反向击穿特性。
长沙理工大学数字电子技术基础复习试卷及答案数字电子技术试卷(11)一、选择（20分）1、一个四输入端与非门，使其输出为0的输入变量取值组合有 种。
A.15B.7C.3D.12、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
A.R SB.DC.TD.T ˊ 3、为实现将JK 触发器转换为D 触发器，应使 。
A.J =D ,K =DB. K =D ,J =DC.J =K =DD.J =K =D 4、多谐振荡器可产生 。
A.正弦波B.矩形脉冲C.三角波D.锯齿波 5、石英晶体多谐振荡器的突出优点是 。
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭6、把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。
A.4B.5C.9D.20 7、N 个触发器可以构成最大计数长度（进制数）为 的计数器。
A.NB.2NC.2ND. 2N 8、同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关 9、五个D 触发器构成环形计数器，其计数长度为 。
A.5B.10C.25D.32 10、一位8421BCD 码计数器至少需要 个触发器。
A.3B.4C.5D.10 二、填空题（20分）1、逻辑函数F=A +B+C D 的反函数F = 。
2、逻辑函数F=A （B+C ）·1的对偶函数是 。
3、已知函数的对偶式为B A +BC D C ，则它的原函数为 。
4、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。
5、如下图题2-5a 和图题2-5b 所示的电路，写出对应的逻辑关系表达式Y1= ， Y2= 6、完成数制转换（11011.110）2 =（ ）10 = （ ）16 （29）10 =（ ）2 = （ ）16三、（12分）用卡诺图法化简下列函数为最简与或．．式，并用与非．．门实现电路 （1） F1（A ，B ，C ，D ）=∑m （2，3，6，7，8，10，12，14） （2） F2（A ，B ，C ，D ）=D C AB C B A C B C A B A ++++四、（15分）试画出用3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数的逻辑图⎪⎩⎪⎨⎧+=++==CAB C B Y BC C B A C B A Y AC Y 32174LS138 4，74LS138逻辑电路图如图题4 S 1 32S S + A2A1 A0 0Y 1Y 2Y3Y 4Y5Y 6Y 7Y⨯⨯ ⨯ ⨯ 11 1 11 11 1 ⨯1 ⨯⨯⨯1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 111111111图题2-5a 图题2-5b表题41010********* 1011011111101 1011111111110五、（13分）施密特触发器CT1014组成图题5a所示电路，图题5b为CT1014的电压传输特性曲线，试定性画出Va和Vo处的波形。
长沙理工大学数字电子技术基础复习试卷及答案数字电子技术试卷(06)一、数制转换（１２）１、（１００１０１１１）２＝（ ）１６＝（ ）１０２、（８Ｃ）１６＝（ ）２＝（ ）１０３、（ 127 ）１０＝（ ）２＝（ ）１６４、（ １１０１０１．１１）８＝（ ）１６５、（－１１０１Ｂ）原码＝（ ）反码=( )补码二、选择填空题（１２）１）、以下的说法中，——是正确的。
a) 一个逻辑函数全部最小项之和恒等于０b ）一个逻辑函数全部最大项之和恒等于０c ）一个逻辑函数全部最大项之积恒等于１d ）一个逻辑函数全部最大项之积恒等于０２）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当作反相器使用，则Ａ、Ｂ端应——连接。
a ）Ａ或Ｂ有一个接１ b ）Ａ或Ｂ有一个接０c ）Ａ和Ｂ并联使用d ）不能实现３）、已知Ｒ、Ｓ是或非门构成的基本ＲＳ触发器的输入端，则约束条件为——。
a ）ＲＳ＝０ b ）Ｒ＋Ｓ＝１c ）ＲＳ＝１d ）Ｒ＋Ｓ＝０４）、用８级触发器可以记忆——种不同的状态。
a ）８b ）１６c ）１２８d ）２５６５）、由3级触发器构成的环形和扭环形计数器的计数模值依次为——。
a ）８和８b ）６和３c ）６和８d ）３和６三、用卡诺图化简法将下列逻辑函数化为最简与或形式（１２）（1）、D C A D C A C B A D C ABD ABC Y +++++=（２）、D C B A D C B A D C A Y ++++=，给定约束条件为：0=+++++ABCD D ABC D C AB D C AB CD B A D C B A四、证明下列逻辑恒等式（方法不限）（１２）（１）、1))(()(=+++++C B D B A C B D C C B A（２）D C A D C B A D AC D C B D C A ⊕+=+++⊕+)(五、设计一位二进制全减器逻辑电路。
（Ｄ＝Ａ－Ｂ－ＣＩ，Ａ：被减数，Ｂ：减数，ＣＩ：借位输入，Ｄ：差，另有ＣＯ：借位输出）（１６）六、分析如下时序电路的逻辑功能。
长沙理工大学数字电子技术基础复习试卷及答案数字电子技术试卷(08)一、数制转换（１０）：1、（１１．００１）２＝（ ）１６＝（ ）１０2、（８Ｆ．ＦＦ）１６＝（ ）２＝（ ）１０3、（ ２５．７）１０＝（ ）２＝（ ）１６4、（＋１０１１Ｂ）原码＝（ ）反码=( )补码5、（－１０１０１０Ｂ）原码＝（ ）反码=( )补码二、选择填空题（１０）１）、主从ＪＫ触发器是——。
a ）在ＣＰ上升沿触发b ）在ＣＰ下降沿触发c ）在ＣＰ＝１稳态触发d ）与ＣＰ无关２)、Ｔ触发器的特性方程是——。
a ）n n n Q T TQ Q +=+1b ）n n Q T Q =+1c ）n n n Q T Q T Q +=+1 d) n n Q T Q=+1 ３）、用８级触发器可以记忆——种不同的状态。
a ）８b ）１６c ）１２８d ）２５６４）、存在约束条件的触发器是——。
a ）基本ＲＳ触发器b ）D 锁存器c ）ＪＫ触发器d ）Ｄ触发器５）、构成模值为２５６的二进制计数器，需要——级触发器。
a ）２b ）１２８c ）８d ）２５６三、判断题：判断下列说法是否正确，正确的打“√”，错误的打“Χ”。
（１０） １）、１００１个“１”连续异或的结果是１。
（ ）２）、已知逻辑Ａ＋Ｂ＝Ａ＋Ｃ，则Ｂ＝Ｃ。
（ ）３）、已知逻辑ＡＢ＝ＡＣ，则Ｂ＝Ｃ。
（ ）４）、函数Ｆ连续取１００次对偶，Ｆ不变。
（ ）５）、正“与非”门也就是负“或非”门。
（ ）四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０）（１）、C B AC B A Y ++=（２）、D C A C B A B A D C Y ++⊕=)(，给定约束条件为：ＡＢ＋ＣＤ＝０五、证明下列逻辑恒等式（方法不限）（１５）（1）、B A B A B B A +=++ （２）、1))(()(=+++++C B D B A C B D C C B A（３）、D B D B C A C A D C B A ABCD D C B A D C B A +++=+++六、试画出用３线－—８线译码器７４ＬＳ１３８和门电路产生如下多输出逻辑函数的逻辑电路图。
长沙理工大学考试试卷2………………………………………………………………………………………………………试卷编号 2 拟题教研室（或教师）签名 教研室主任签名………………………………………………………………………………………………………课程名称（含档次） 课程代号专 业 电子信息工程 层次（本、专） 本科 考试方式（开、闭卷） 闭卷 一、填空（每空1分，共20分）1、二进制数101001对应的八进制数为 、十六进制数为 。
2、十进制数59对应的二进制数为 、8421BCD 码为 。
3、逻辑函数D C AB L +=的对偶函数为 、反函数为 。
4、逻辑函数C A AB C B A L +=),,(的最小项表达式为 。
5、描述时序电路逻辑功能的方程有输出方程、激励方程和 方程。
6、555定时器构成的基本施密特触发器没有外接控制电压时，正、负向阈值电压分别为 和 ，回差电压为 。
7、8位并行比较型A/D 转换器中的电压比较器有 个。
8、7位D/A 转换器的分辨率为 。
9、A/D 转换器的一般工作过程有取样与 ， 与编码。
10、集成单稳态触发器分为 和 两种类型。
11、555定时器由 、电压比较器、 、放电三极管和 组成。
二、选择题（10分）1、 与图1所示波形相对应的真值表是 。
第 1 页 （共4 页）2、欲将正弦信号转换成与之频率相同的脉冲信号，应用 。
A.T ，触发器 B.施密特触发器 C.A/D 转换器 D.移位寄存器3、译码器的输入地址线为4根，那么输出线为多少根A 、8B 、12C 、16D 、204、 某时序电路的状态图如图4所示，该电路为 。
A 、 四进制加计数器；B 、 四进制计数器；C 、 五进制加计数器；D 、 五进制计数器。
5、某时序电路如图5所示，若在输入端CP 加入10Z KH 的脉冲波形，则该电路输出端Z 的频率为 。
A 、Z KH 5.2；B 、Z KH 5；C 、 Z KH 20D 、 Z KH 40 。
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 ；十六进制数是 。
2．100001100001是8421BCD 码，其十进制为 。
3．逻辑代数的三种基本运算是 ， 和 。
4．三态门的工作状态是 ， ， 。
5．描述触发器逻辑功能的方法有 。
6．施密特触发器的主要应用是 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10） 1．BCD 码即8421码 （ ）2.八位二进制数可以表示256种不同状态。
（ ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（ ）5．计数器可作分频器。
（ ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
2．用卡诺图化简∑∑=mdD C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O，V C的工作波形，并求出振荡频率。
（15）数字电子技术试卷(2)一．填空（16）1．十进制数35.85的二进制数是；十六进制数是。
2．逻辑代数中逻辑变量得取值为。
3．组合逻辑电路的输出状态只与有关而与电路。
4．三态门的输出有，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意。
5．触发器的基本性质有。
6．单稳态触发器的主要应用是。
一．填空题(每空2分，共20分)1、有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。
2、T 触发器的特性方程是________,当T=1时,特性方程为________。
3、()C YABC B D D =++的对偶式为。
4、一块ROM 集成电路芯片存储容量为1K ⨯8，其地址码输入线有条。
5、时序电路中对于自启动能力的描述是______________________。
6、数字系统中，采用________可以将减法运算转化为加法运算。
7、三态门的输出包括0，1和三种状态。
8、图1所示的计数器为进制计数器。
74LS161为同步十六进制加法计数器。
图19、一只五输入端与非门，使其输出为0的输入变量取值组合有()种二．选择题（每小题2分，共18分）1、在下列电路中，属于时序逻辑电路的是（）。
A 、只读存储器B 、译码器C 、数值比较器D 、数码寄存器2、若要设计一个同步22进制计数器，至少应选用（）个触发器。
A 、4B 、6C 、5D 、223、图2是共阴极七段LED 数码管显示译码器框图，若要显示字符“4”，则译码器输出a～g 应为__________。
A．1001100B．0110011C．1011011D．1111000图24、函数项ABCDE的逻辑相邻项有（）项。
A、5B、4C、32D、85、如图3所示电路，若输入时钟脉冲的频率为200KHZ，则输出Q的频率为_______。
A．200KHz B．400KHz C．100KHz D．50KHz图36、仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，二人至少有一人开锁才能进库。
这种逻辑关系为。
A．与关系B．或关系C．与非关系D．无法判断7、在（）输入情况下，“与非”运算的结果是逻辑0。
A.全部输入是1B.任一输入是1C.全部输入是0D.任一输入是08、编码器的逻辑功能是()。
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = (1E.4 ) 16 。
2 . 逻辑函数L = + A+ B+ C +D =1 。
3 . 三态门输出的三种状态分别为：低电平、高电平和高阻态。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
《数字电子技术基础》试卷一一、 填空题（22分每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态， 施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关，而与无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。
6、一个四选一数据选择器，其地址输入端有个。
二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15） 2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
（8分）六、分析画图题(8分)V作用下，输出电压的波形和电压传输特性画出下图所示电路在i74LS138功能表如下：74LS161功能表《数字电子技术基础》试卷一答案一、填空题（22分每空2分） 1、A ，A 2、n n n Q K Q J Q +=+13、稳态，暂稳态，暂稳态，稳态4、输入，电路原先状态5、0.1V6、两二、化简题（15分 每小题5分）1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +2)AC AD B A d m D C B A L++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(3))(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、画图题(10分 每题5分) 1、 2、四、分析题(17分) 1、（6分）B A L ⊕=2、（11分）五进制计数器五、设计题(28分) 1、（20分）1）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、A B C R Y G 0 0 0 00 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 11 ×11 ×××××AB CD 00 0001 01 10 1011 11 1绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
数字电子技术基础试卷及答案8套(共29页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术基础1一．1．（1５分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。
设各触发器初态为“0”。
AB二．（15分）已知由八选一数据选择器组成的逻辑电路如下所示。
试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。
八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。
FM2M1 F0 00 1111三．（8分）试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。
要求用三个3输入端与门和一个或门实现。
四．（12分）试按步骤用74LS138和门电路产生如下多输出逻辑函数。
23123Y AC Y ABC ABC BC Y BC ABC=⎧⎪=++⎨⎪=+⎩ 74LS138逻辑表达式和逻辑符号如下所示。
五．（15分）已知同步计数器的时序波形如下图所示。
试用维持-阻塞型D 触发器实现该计数器。
要求按步骤设计。
六．（18分）按步骤完成下列两题1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。
2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。
图5-14BCCPAEpE T LDDQ0Q1 Q3Q2 74LS163 Rd1M&1计数脉冲1图5-2七．八．（10分） 电路下如图所示，按要求完成下列问题。
1．指出虚线框T1中所示电路名称.2．对应画出V C、V01、A、B、C的波形。
并计算出V01波形的周期T=。
56数字电子技术基础2一．（20分）电路如图所示，晶体管的β＝100,Vbe=。
（1）求电路的静态工作点;（2） 画出微变等效电路图, 求Au 、r i 和r o ；（3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势.二．（15分）求图示电路中a U 、bU 、b U 、c U 及L I 。
长沙理⼯⼤学数字电⼦技术基础复习试卷及答案（11）长沙理⼯⼤学数字电⼦技术基础复习试卷及答案数字电⼦技术试卷(12)⼀、选择题（20分）1.⼀个四输⼊端与⾮门，使其输出为0的输⼊变量取值组合有种A.15，B.7C.3D.12.已知（111）X=（1057）10，则X=。
A.4B.8C.16D.323.当逻辑函数有n个变量时，共有个变量取值组合？A.nB.2nC.n2D.2n4.在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
A．全部输⼊是0 B.任⼀输⼊是0 C.仅⼀输⼊是0 D.全部输⼊是15.⼀个触发器可记录⼀位⼆进制代码，它有个稳态。
A.0B.1C.2D.3E.46．存储8位⼆进制信息要个触发器。
A.2B.3C.4D.87．对于D触发器，欲使Q n+1=Q n，应使输⼊D=。
A.08．下列触发器中，没有约束条件的是。
A.基本R S触发器B.主从R S触发器C.同步R S触发器D.边沿D 触发器9．若在编码器中有50个编码对象，则要求输出⼆进制代码位数为位。
A.5B.6C.10D.5010.欲设计0，1，2，3，4，5，6，7这⼏个数的计数器，如果设计合理，采⽤同步⼆进制计数器，最少应使⽤级触发器。
A.2B.3C.4D.8⼆、填空题（20分）1．⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S = 且R = 的信号。
2.数字电路按照是否有记忆功能通常可分为两类：、。
3．时序逻辑电路按照其触发器是否有统⼀的时钟控制分为时序电路和时序电路。
4. 描述同步时序电路有三组⽅程，指的是、和5. 写出图2-5所⽰函数Y1和Y2的逻辑表达式。
设电路元件参数的选取满⾜逻辑要求。
Y1= Y2=6、完成数制转换（78.8）16=（）10 （76543.21）8=（）16 （110110111）2=（）10=（）16 三、（10分）⽤卡诺图法将逻辑函数化为最简与或式。
（1） Y1（ABCD ）=∑m （0，1，2，3，4，6，8，9，10，11，14）（2） Y2=D C A D C A C B A D C ABD ABC +++++四、（15分）试利⽤3线-8线译码器74LS138设计⼀个多输出的组合逻辑电路。
试题库及答案试卷一一．基本概念题（一）填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。
6．单稳态触发器有两个工作状态和，其中是暂时的。
7．一般ADC的转换过程由、、和4个步骤来完成。
8．存储器的存储容量是指。
某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。
（二）判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。
（）2．寄存器属于组合逻辑电路。
（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。
（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。
（ ）5．PLA 的与阵列和或阵列均可编程。
（ ）6．八路数据分配器的地址输入（选择控制）端有8个。
（ ）7．关门电平U OFF 是允许的最大输入高电平。
（ ）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。
（ ）（三） 选择题（共16分，每题2分）1．离散的，不连续的信号，称为（ ）。
A ．模拟信号 B.数字信号2．组合逻辑电路通常由（ ）组合而成。
A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ）。
A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（ ）。
A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（ ）。
长沙理工大学数字电子技术基础复习试卷及答案数字电子技术试卷(10)一、数制转换（１０）：１、（３Ｄ．ＢＥ）１６＝（ ）２＝（ ）１０２、（ 17 ）１０＝（ ）２＝（ ）１６３、（ ７４．３）８＝（ ）１０４、（＋１０１１Ｂ）原码＝（ ）反码=( )补码５、（－１０１０１０Ｂ）原码＝（ ）反码=( )补码二、选择填空题（１０）1）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当做反相器使用，则Ａ、Ｂ端应——连接。
a ）Ａ或Ｂ有一个接１ b ）Ａ或Ｂ有一个接０c ）Ａ和Ｂ并联使用d ）不能实现2）、由１０级触发器构成的二进制计数器，其模值——。
a ）１０b ）２０c ）１０００d ）１０２４3）、已知Ｑ３Ｑ２Ｑ１Ｑ０是同步十进制计数器的触发器输出，若以Ｑ３做进位，则其周期和正脉冲宽度是——。
a ）１０个ＣＰ周期和１个ＣＰ周期。
b ）１０个ＣＰ周期和２个ＣＰ周期。
c ）１０个ＣＰ周期和４个ＣＰ周期。
d ）１０个ＣＰ周期和８个ＣＰ周期。
4）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是——。
a ）状态转换图b ）特性方程c ）卡诺图d ）数理方程5）、用反馈复位法来改变８位二进制加法计数器的模值，可以实现——模值范围的计数器。
a ）１∽１５b ）１∽１６c ）１∽３２d ）１∽２５６三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（１０） （１）、（２）、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０）（１）、ABC B A C B B A Y ++++=（２）、Y （Ａ，Ｂ，Ｃ，Ｄ）=Σ（m ２，m ３，m ７，m ８，m １１，m １４），给定约束条件为：m ０＋m ５＋m １０＋m １５＝０五、证明下列逻辑恒等式（方法不限）（１０）（1）、B A B A B B A +=++ （２）D C A D C B A D AC D C B D C A ⊕+=+++⊕+)(六、分析下图所示电路中当A 、Ｂ、Ｃ、Ｄ单独一个改变状态时是否存在竞争－冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（１５）七、试分析下图所示时序电路，画出其状态表和状态图。
A 卷班级： 姓名： 学号：一、单项选择题（每小题2分，共20分）1、逻辑函数F ＝)(A D C C B ++的反函数是（ b ） （A ）F =)()(A D C C B +⋅+ （B ）F =)(DA C C B +⋅+ （C ）F =)(A D C BC +⋅+ （D ）F =A D C C B +⋅+2、某电路的真值表如下表所示，则该电路的逻辑表达式为（d ）。
(A)C Y = (B)AB C Y = (C)C AB Y += (D)C C B Y +=3、二进制数1110111.11转换成十进制数是 （ b ）。
（A ）119.125 （B ）119.3 （C ）119.375 （D ）119.75 4、一个十六选一的数据选择器，其地址输入端的个数为（ c ） （A ）2个 （B ）3个 （C ）4个 （D ）5个5、若将一个TTL 异或门（输入端为A 、B ）当作反相器使用，则A 、B 端应按（ b ）连接。
（A ）A 或B 中有一个接1； （B ）A 或B 中有一个接0； （C ）A 和B 并联使用； （D ）不能实现 6、下列几种说法中与BCD 码的性质不符的是（ c ）。
（A ）一组四位二进制数组成的BCD 码只能表示一位十进制数码（B ）因为BCD 码是一组四位二进制数，所以BCD 码能表示十六进制以内的任何一个数码。
（C ）有许多种不同的BCD 码（D ）BCD 码是一种用二进制数码表示十进制数码的方法 7、已知=+FABC CD ，选出下列可以肯定使0F =的情况是（ ）。
（A ）A=0，BC=1 （B ）B=1，C=1 （C ）C=1，D ＝0 (D)BC=1，D ＝1 8、要实现1n n Q Q +=，JK 触发器的J 、K 取值应为（ ）。
（A ）J=0，K=0 （B ）J=0，K=1 （C ）J=1，K=0 （D ）J=1，K=1 9、一个五位的二进制加法计算器，由00000状态开始，问经过169个输入脉冲后，此计数器的状态为（ ）（A ）00111 （B ）00101 （C ）01000 （D ）0100110、一个5位地址码、8位输出的ROM ，其存储矩阵的容量为（ ） （A ）48 （B ）64 （C ）512 （D ）256二、填空题（每空2分，共14分）1、由TTL 集电极开路与非门（OC 门）构成的电路如图1所示，其输出函数 F ＝ 。
试题库及答案试卷一一．基本概念题（一）填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。
6．单稳态触发器有两个工作状态和，其中是暂时的。
7．一般ADC的转换过程由、、和4个步骤来完成。
8．存储器的存储容量是指。
某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。
（二）判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。
（）2．寄存器属于组合逻辑电路。
（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。
（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。
（ ）5．PLA 的与阵列和或阵列均可编程。
（ ）6．八路数据分配器的地址输入（选择控制）端有8个。
（ ）7．关门电平U OFF 是允许的最大输入高电平。
（ ）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。
（ ）（三） 选择题（共16分，每题2分）1．离散的，不连续的信号，称为（ ）。
A ．模拟信号 B.数字信号2．组合逻辑电路通常由（ ）组合而成。
A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ ）。
A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（ ）。
A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（ ）。
数字电子技术试卷(1)一、填空（16）1．十进制数123的二进制数是 ；十六进制数是 。
2．是8421BCD 码，其十进制为。
3．逻辑代数的三种基本运算是 ， 和。
4．三态门的工作状态是 ，，。
5．描述触发器逻辑功能的方法有。
6．施密特触发器的主要应用是 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 8．实现A/D 转换的主要方法有 ， ， 。
二、判断题（10）1．BCD 码即8421码 （ ） 2. 八位二进制数可以表示256种不同状态。
（ ） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
( ) 5．计数器可作分频器。
（ ） 三、化简逻辑函数（14） 1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(， 化为最简与或表达式。
五．触发器电路如图2（a）,（b）所示，⑴写出触发器的次态方程；⑵对应给定波形画出Q端波形（设初态Q＝0）(15)六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O，V C的工作波形，并求出振荡频率。
（15）数字电子技术试卷(2)一．填空（16）1．十进制数的二进制数是 ；十六进制数是 。
2．逻辑代数中逻辑变量得取值为 。
3．组合逻辑电路的输出状态只与 有关而与电路 。
4．三态门的输出有 ，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意。
5．触发器的基本性质有。
6．单稳态触发器的主要应用是 。
7．设6位D/A 转换器的满度输出电压位伏，则输入数字量为110111，输出模拟电压为8．一个8K 字节的EPROM 芯片，它的地址输入端的个数是 。
二．判断题（10）1．数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。
( )2．二进制数1001和二进制代码1001都表示十进制数。
（ ） 3．触发器的输出状态完全由输入信号决定。
（ ）4．模拟量送入数字电路前，须经A/D 转换。
（ ） 5．多谐振荡器常作为脉冲信号源使用。
（ ） 三．化简逻辑函数（14） 1．用公式法化简---+++++=C B BD ABC D BC ABD D ABC Y ，化为最简与或表达式。
2．用卡诺图化简∑∑=mdD C B A Y ）（）＋（15,10,5,014,11,8,7,3,2),,,(，化为最简与或表达式。
四．设计一个8421码的检码电路。
要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。
要求列出真值表，写出逻辑函数式，画出逻辑图。
（15）五．触发器电路如图1（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）。
(15)六．分析图2电路实现何种逻辑功能，其中X 是控制端，对X ＝0和X ＝1分别分析，设初态为1,112==Q Q 。
（要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动）（15）七．试用8选1数据选择器和74LS161芯片设计序列信号发生器。
芯片引脚图如图3所示，序列信号为（左位为先）。
（15）数字电子技术试卷(3)一．填空（16）1．十进制数86的二进制数是；8421BCD 码是 。
2．在Y=AB+CD 的真值表中，Y ＝1的状态有 个。
3．4位二进制数码可以编成个代码，用这些代码表示0～9十进制输的十个数码，必须去掉 代码。
4．描述触发器逻辑功能的方法有 。
5．若Q ＝1，J=0，K=1，则=+1n Q。
6．设ROM 地址为70~A A ，输出为30~Y Y ，则ROM 的容量为。
7．一个8位二进制D/A 转换器的分辨率为，则输入数字量为时，输出模拟电压为 。
8．和 是衡量A/D 、D/A 转换器性能优劣的主要指标。
二．回答问题（10）1．已知XY=XZ ，则Y=Z ，正确吗为什么2．五位环形计数器的时钟频率为10KHz,其输出波形的频率是多少三．化简逻辑函数（14）2．用卡诺图化简∑∑=m d D C B A Y ）（）＋（11,10,9,3,2,113,8,6,4,0),,,(，化为最简与或表达式。
四．由双4选1数据选择器组成的电路如图1所示， ①写出21,Y Y 的表达式。
②列出21,Y Y 的真值表。
（15）五．某室由3台计算机工作站，请用红、黄、绿3种指示灯设计一个监视电路，要求：3台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若3台计算机同时出故障时，则黄灯和红灯都亮。
试用门电路设计。
要求：列出真值表，写出逻辑函数式，画出逻辑电路图。
（15）六．触发器电路及输入波形如图2所示，要求：写出电路方程，画出21,Q Q 与Y 的对应波形。
(设21,Q Q 的初态为11)（15）七．试用中规模集成十六进制计数器74LS161芯片设计一个十三进制计数器，要求必须包括0000和1111状态，利用C端左进位输出。
芯片引脚图如图3所示。
（15）数字电子技术试卷(4)一．填空（16）1．十进制数的二进制数是；8421BCD码是。
2．在()BY⊕=的结果是。
AA3．D触发器的状态方程为，如果用D触发器来实现T触发器的功能，则T、D间的关系为。
4．一个64选1的数据选择器，它的选择控制端有个。
5．6位D/A转换器满度输出电压为10伏，输入数字为001010时对应的输出模拟电压为 V。
6．一片64K×8存储容量的只读存储器ROM，有条地址线，有条数据线。
7．由555定时器构成的单稳态触发器，输出脉宽≈T。
W8．和是衡量A/D、D/A转换器性能优劣的主要指标。
二. 回答问题（10）1．已知XY=XZ，则Y=Z，正确吗为什么三．化简逻辑函数（14）1．用公式法化简C B AC C B A Y +++=---，化为最简与或表达式。
2．用卡诺图化简∑∑=m d D C B A Y ）（）＋（11,5,4,3,210,8,1,0),,,(，化为最简与或表达式。
四．分析图1所示电路，要求列出21,Y Y 的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。
（15）五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)六．试用D触发器及少量门器件设计，状态转换图为①→②→③模为3的同步计数器。
要求有设计过程。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O，V C的工作波形，并求出振荡频率。
（15）数字电子技术试卷(5)一．选择题（共20分）1．将十进制数（）10转换成二进制数是（）①②③④2．三变量函数()BC=,,的最小项表示中不含下列哪项（）①m2 ②m5 ③m3 ④m7F+CAAB3. 一片64k×8存储容量的只读存储器ROM,有（）条地址线和（）条数据线。
①64、8②64、16③16、8④16、164. 在ADC工作过程中,包括保持a,采样b,编码c,量化d四个过程,其先后顺序为（）①abcd②bcda③cbad④badc5. 以下各种ADC中，转换速度最慢的是（）①并联比较型②逐次逼进型③双积分型④以上各型速度相同8. 通常DAC 中的输出端运算放大器作用是（ ） ①倒相 ②放大 ③积分 ④求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是（ ） ①16②32③162 ④21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。
（ ） ①6 ②16 ③32④64二．判断题（20分）1．两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．前进位加法器比串行进位加法器速度慢（ ）4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
（ ） 7．当时序逻辑电路存在无效循环时该电路不能自启动（ ） 8．RS 触发器、JK 触发器均具有状态翻转功能（ ） 9．D/A 的含义是模数转换（ ）10．构成一个7进制计数器需要3个触发器（ ） 三、简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式：()ABC BC A C AB B C AB ++=+。
2请写出RS 、JK 触发器的状态转移方程，并解释为什么有的触发器有约束方程。
四．用卡诺图化简以下逻辑函数（每小题5分，共10分） 1.D C A C B A D C D C A ABD ABC Y ++⋅+++=2．()D C A C B A B A D C Y ⋅++⊕=，给定约束条件为AB ＋CD ＝0六．8选1数据选择器CC4512的逻辑功能如表1所示。
试写出图2所示电路输出端Y的最简与或形式的表达式。
（10分）七．如图3所示电路的计数长度N是多少能自启动吗画出状态转换图。
（15分）数字电子技术试卷(06)一、数制转换（12）１、（１００１０１１１）2＝（ ）１６＝（ ）１０２、（８C ）１６＝（ ）２＝（ ）１０ ３、（127）１０＝（）２＝（）１６４、（１１０１０１．１１）８＝（ ）１６５、（－１１０１B ）原码＝（ ）反码=()补码二、选择填空题（12）1）、以下的说法中，——是正确的。
A ）一个逻辑函数全部最小项之和恒等于０B ）一个逻辑函数全部最大项之和恒等于０C ）一个逻辑函数全部最大项之积恒等于１D ）一个逻辑函数全部最大项之积恒等于０ 2）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当作反相器使用，则Ａ、Ｂ端应——连接。
A ）Ａ或Ｂ有一个接１ B ）Ａ或Ｂ有一个接０ C ）Ａ和Ｂ并联使用 D ）不能实现 3）、已知Ｒ、Ｓ是或非门构成的基本ＲＳ触发器的输入端，则约束条件为——。
A ）ＲＳ＝０B ）Ｒ＋Ｓ＝１C ）ＲＳ＝１D ）Ｒ＋Ｓ＝０4）、用8级触发器可以记忆——种不同的状态。
A ）8B ）16C ）128D ）2565）、由3级触发器构成的环形和扭环形计数器的计数模值依次为——。
A ）8和8B ）6和3C ）6和8D ）3和6三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12） （1）、D C A D C A C B A D C ABD ABC Y +++++=（2）、D C B A D C B A D C A Y ++++=，给定约束条件为：0=+++++ABCD D ABC D C AB D C AB CD B A D C B A四、证明（12）（1）、1))(()(=+++++C B D B A C B D C C B A （2）D C A D C B A D AC D C B D C A ⊕+=+++⊕+)(五、设计一位二进制全减器逻辑电路。
